EMMC32G-TS0A-01002

金士顿的 eMMC™ 产品符合 JEDEC eMMC™ 5.1 标准。这些设备是许多商业和工业应用的理想通用存储解决方案。在单个集成封装设备中，eMMC™ 将三层单元（TLC）NAND 闪存与板载 eMMC™ 控制器相结合，为主机系统提供行业标准接口。集成的 eMMC™ 控制器直接管理 NAND 闪存介质，从而减轻了主机处理器的这些任务，包括闪存介质错误控制、损耗均衡、NAND 闪存管理和性能优化。JEDEC eMMC™ 标准的未来修订版将始终保持向后兼容性。与主机处理器的行业标准接口也确保了跨未来 NAND 闪存世代的兼容性，从而在整个产品生命周期内简化了产品维护。

金士顿的 eMMC™ 产品支持多种配置，可使 eMMC™ 设备适应您的特定应用需求。以下描述的最流行配置均以标准部件编号提供。

标准 TLC - 默认情况下，eMMC™ 设备的 NAND 闪存配置为标准 TLC 模式。此配置为许多应用提供了合理的性能和可靠性。

伪单层单元（pSLC） - 金士顿 eMMC™ 设备中的 TLC NAND 闪存可以配置为进一步提高设备的耐久性、数据保留、可靠性和性能，优于标准 TLC 配置。这是通过将 NAND TLC 单元转换为伪单层单元（SLC）配置来实现的。在此配置中，除了性能和可靠性提升外，设备容量会减少 2/3。这种一次性配置是通过为硬件分区设置 eMMC™ 增强属性来实现的。

金士顿 eMMC™ 可以预先配置可靠写入或 pSLC 选项，无需额外费用。标准 TLC 设备也可以通过遵循 JEDEC eMMC™ 规范中概述的程序在现场进行一次性配置。JEDEC eMMC™ 规范允许进行许多其他配置，例如最多 4 个额外的通用（GpN）硬件分区，每个分区都可以选择支持 pSLC 和可靠写入。此外，金士顿提供内容加载服务，可以简化您的产品组装，同时降低生产成本。如需更多信息，请联系您的金士顿代表。

金士顿 eMMC™ 设备完全符合 JEDEC 标准规范 No. JESD84 - B51。本数据手册提供了金士顿 eMMC™ 设备系列的技术规格。有关 eMMC™ 设备功能和操作的具体信息，请参考 JEDEC eMMC™ 标准。

• 采用 eMMC™ 5.1 接口的封装式管理 NAND 闪存
• 与所有先前的 eMMC™ 规范版本向后兼容
• 153 球 JEDEC FBGA 符合 RoHS 标准的封装
• 工作电压范围：VCCQ = 1.8V / 3.3V，VCC = 3.3V
• 工作温度：-25°C ~ +85°C，存储温度：-40°C ~ +85°C
• 符合 eMMC™ 5.1 JEDEC 标准编号 JESD84 - B51
• 工厂配置为伪单层单元（pSLC）模式，以提高可靠性和性能
• 工厂配置可靠写入
• 高速 eMMC™ 协议
• 可变时钟频率为 0 - 200MHz
• 十线总线接口（时钟、1 位命令、8 位数据总线），可选硬件复位
• 支持三种不同的数据总线宽度：1 位（默认）、4 位、8 位
• 总线模式：
  • 单数据传输速率：最高 52MB/s（在 52MHz 下使用 8 条并行数据线）
  • 双数据速率模式（DDR - 104）：在 52MHz 下最高 104MB/s
  • 高速单数据速率模式（HS - 200）：在 200MHz 下最高 200MB/s
  • 高速双数据速率模式（HS - 400）：在 200MHz 下最高 400MB/s
• 支持备用启动操作模式，以提供简单的启动序列方法
• 支持 SLEEP/AWAKE（CMD5），主机发起的显式睡眠模式以节省电源
• 增强的写保护，具有永久和部分保护选项
• 多个用户数据分区，具有增强属性以提高可靠性
• 无错误内存访问
  • 循环冗余码（CRC）用于可靠的命令和数据通信
  • 内部纠错码（ECC）用于提高数据存储完整性
  • 内部增强的数据管理算法
  • 编程操作期间突发电源故障的数据保护
• 安全：
  • 安全坏块擦除命令
  • 增强的写保护，具有永久和部分保护选项
  • 睡眠时的电源关闭通知
  • 现场固件更新（FFU）
  • 生产状态感知
  • 设备健康报告
  • 命令排队
• 增强选通
• 缓存刷新报告
• 缓存屏障
• 后台操作控制和高优先级中断（HPI）
• RPMB 吞吐量改进
• 安全写保护
• 预 EOL 信息
• 最佳尺寸
• 50,000 次编程 - 擦除循环的耐久性