CY25200KZXI-006

CY25200是一款扩频时钟发生器（SSCG）集成电路，用于降低当今高速数字电子系统中的电磁干扰（EMI）。 该器件采用专有的锁相环（PLL）和扩频时钟（SSC）技术来合成和调制输入时钟的频率。通过对时钟进行频率调制，可降低基频和谐波频率下测得的电磁干扰。这种辐射能量的降低显著降低了满足监管机构要求（EMC）的成本，并缩短了产品上市时间，同时不会降低系统性能。 CY25200使用工厂和现场可编程配置存储器阵列来合成输出频率、扩频百分比、晶体负载电容、时钟控制引脚、PD#和OE选项。 扩频百分比可在工厂和现场进行编程，支持中心扩频或向下扩频，并有多种扩频百分比可供选择。中心扩频范围为±0.25%至±2.50%，向下扩频范围为 -0.5%至 -5.0%。 CY25200的输入可以是晶体或时钟信号。晶体的输入频率范围为8至30 MHz，时钟信号的输入频率范围为8至166 MHz。 CY25200有六个时钟输出，即SSCLK1至SSCLK6。经过频率调制的SSCLK输出可在3至200 MHz范围内进行编程。 CY25200产品采用16引脚TSSOP封装，商业工作温度范围为0至70 ℃。

• 宽工作输出（SSCLK）频率范围：3至200 MHz
• 可编程扩频，标称调制频率为31.5 kHz
• 中心扩频：±0.25%至±2.5%
• 向下扩频： -0.5%至 -5.0%
• 输入频率范围：外部晶体：8至30 MHz基频晶体；外部参考：8至166 MHz时钟
• 集成锁相环（PLL）
• 可编程晶体负载电容调谐阵列
• 低周期抖动
• 3.3 V工作电压，可选2.5 V输出时钟驱动
• 扩频开启和关闭功能
• 掉电或输出使能功能
• 输出频率选择选项
• 现场可编程
• 封装：16引脚TSSOP