温馨提醒：图片仅供参考，商品以实物为准

CY7C1643KV18-450BZI

具有突发架构和双数据速率接口的同步流水线SRAM，支持并发事务和深度扩展，具备JTAG兼容测试访问端口和锁相环

品牌名称: Infineon/CYPRESS(赛普拉斯)
商品型号: CY7C1643KV18-450BZI
商品编号: C2944762
商品封装: LBGA-165
包装方式: 托盘
商品毛重: 8.35克(g)

商品参数

	属性	参数值
	工作温度	-40℃~+85℃
	工作电流	940mA
	待机电流	460mA

商品概述

CY7C1643KV18和CY7C1645KV18是1.8V同步流水线SRAM，采用QDR II+架构。与QDR II架构类似，QDR II+架构由两个独立端口组成：读端口和写端口，用于访问存储阵列。读端口有专用数据输出以支持读操作，写端口有专用数据输入以支持写操作。QDR II+架构具有独立的数据输入和输出，完全消除了通用I/O设备中数据总线“转向”的需求。每个端口通过公共地址总线访问。读和写地址在输入（K）时钟的交替上升沿锁存。对QDR II+读和写端口的访问彼此完全独立。为了最大化数据吞吐量，读和写端口均配备了DDR接口。每个地址位置关联四个18位字（CY7C1643KV18）或36位字（CY7C1645KV18），它们按顺序突发进入或流出设备。由于数据在两个输入时钟（K和K）的每个上升沿进出设备，因此在消除总线“转向”简化系统设计的同时，实现了存储带宽的最大化。深度扩展通过端口选择实现，使每个端口能够独立运行。所有同步输入都通过由K或K输入时钟控制的输入寄存器。所有数据输出都通过由K或K输入时钟控制的输出寄存器。写入操作通过片上同步自定时写入电路进行。

商品特性

独立的读和写数据端口
支持并发事务
450 MHz时钟，实现高带宽
四字突发，降低地址总线频率
读和写端口均采用双倍数据速率（DDR）接口（在450 MHz时数据传输速率为900 MHz）
提供2.0时钟周期延迟
两个输入时钟（K和K上划线），实现精确的DDR时序
SRAM仅使用上升沿
回波时钟（CQ和CQ上划线）简化了高速系统中的数据捕获
数据有效引脚（QVLD）指示输出端的有效数据
单个复用地址输入总线锁存读和写端口的地址输入
独立的端口选择用于深度扩展
同步内部自定时写入
当DOFF置为高电平时，四倍数据速率（QDR II+）以2.0周期读延迟运行
当DOFF置为低电平时，操作类似于具有一个周期读延迟的QDR I设备
提供×18和×36配置
完全的数据一致性，提供最新数据
核心VDD = 1.8 V ± 0.1 V；I/O VDDQ = 1.4 V至VDD
支持1.5 V和1.8 V I/O电源
高速收发器逻辑（HSTL）输入和可变驱动HSTL输出缓冲器
提供165球细间距球栅阵列（FBGA）封装（15×17×1.4 mm）
提供无铅和含铅封装
JTAG 1149.1兼容测试访问端口
锁相环（PLL）用于精确的数据定位

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	144Mbit
	工作电压	1.7V~1.9V