LMK04001BISQ/NOPB

LMK04000系列精密时钟调节器可提供低噪声抖动清理、时钟倍频和分配功能，无需高性能压控晶体振荡器（VCXO）模块。LMK04000系列采用级联PLLatinum™架构，结合外部晶体和变容二极管，可实现低于200飞秒（fs）的均方根（RMS）抖动性能。 级联架构由两个高性能锁相环（PLL）、一个低噪声晶体振荡器电路和一个高性能压控振荡器（VCO）组成。第一个锁相环（PLL1）提供低噪声抖动清理功能，而第二个锁相环（PLL2）则负责时钟生成。PLL1可以配置为与外部VCXO模块配合使用，也可以使用集成晶体振荡器搭配外部晶体和变容二极管。当采用非常窄的环路带宽时，PLL1利用VCXO模块或晶体出色的近端相位噪声（偏移低于50 kHz）来清理输入时钟。PLL1的输出用作PLL2的干净输入参考，在PLL2中锁定集成VCO。可以优化PLL2的环路带宽，以清理远端相位噪声（偏移高于50 kHz），在这方面集成VCO的性能优于PLL1中使用的VCXO模块或晶体。 LMK04000系列具有双冗余输入、五个差分输出，以及一个可选的上电默认时钟。输入模块配备了信号丢失检测功能，可自动或手动选择参考时钟。每个时钟输出都包含一个可编程分频器、一个相位同步电路、一个可编程延迟器和一个LVDS、LVPECL或LVCMOS输出缓冲器。CLKout2上提供默认启动时钟，可在系统上电序列期间为对抖动清理器进行编程的现场可编程门阵列（FPGA）或微控制器提供初始时钟。

• 级联PLLatinum™锁相环架构 – PLL1鉴相器速率高达40 MHz
• 集成低噪声晶体振荡器电路
• 带信号丢失（LOS）检测的双冗余输入参考时钟
• PLL2归一化[1 Hz]锁相环噪声基底为 - 224 dBc/Hz
• 鉴相器速率高达100 MHz
• 输入倍频器
• 集成低噪声VCO
• 超低均方根抖动性能 – 150 fs均方根抖动（12 kHz – 20 MHz），200 fs均方根抖动（100 Hz – 20 MHz）
• LVPECL/2VPECL、LVDS和LVCMOS输出
• 支持高达1080 MHz的时钟速率
• 上电时提供默认时钟输出（CLKout2）
• 五个专用通道分频器和延迟模块
• 引脚兼容的时钟器件系列
• 工业温度范围： - 40至85 ℃
• 3.15 V至3.45 V工作电压
• 封装：48引脚WQFN（7.0×7.0×0.8 mm）

• 数据转换器时钟
• 无线基础设施
• 网络、同步光网络（SONET）/同步数字体系（SDH）、数字用户线接入复用器（DSLAM）
• 医疗
• 测试与测量、视频