SI5380A-D-GMR

Si5380是一款高性能、基于整数（M/N）的时钟发生器，适用于对集成度和相位噪声性能要求极高的小基站应用。它将频率合成和抖动衰减功能集成于高度集成的数字解决方案中，无需外部压控晶体振荡器（VCXO）和环路滤波器组件。低成本、固定频率的晶体可为自由运行和保持模式提供频率稳定性。这种全数字解决方案性能卓越，能有效抵御外部电路板干扰，如电源噪声。 Si5380是一款高性能时钟发生器，能够在该器件的12个输出端中的任意输出端合成多达10个独特的整数相关频率。输出时钟可在自由运行模式下生成，也可与四个外部输入中的任意一个同步。时钟生成采用第四代数字信号处理锁相环（DSPLL）技术，该技术将频率合成和抖动衰减功能集成于高度集成的数字解决方案中，无需外部VCXO和环路滤波器组件。Si5380器件可通过I2C或SPI串行接口进行完全配置，并具备在线可编程非易失性存储器。 DSPLL用于生成与所选输入时钟频率同步或自由运行晶体（XTAL）同步的输出时钟频率。它由相位检测器、可编程数字环路滤波器、高性能超低相位噪声模拟15 GHz压控振荡器（VCO）和用户可配置的反馈分频器组成。内部振荡器（OSC）为DSPLL提供稳定的低噪声时钟源，用于频率合成以及在自由运行或保持模式下保持频率精度。该振荡器仅需一个外部低成本54 MHz基模晶体即可工作。频率生成无需其他外部组件。此DSPLL的一个关键特性是，它能抵御来自电源和印刷电路板上常见的其他不可控噪声源的外部噪声耦合。 该器件的频率配置可通过串行接口进行完全编程，也可存储在非易失性存储器中。灵活的整数分频器和高频VCO相结合，使该器件能够为要求超低相位噪声和杂散性能的应用生成多个输出时钟频率。

• DSPLL无需外部VCXO和模拟环路滤波器组件
• 支持JESD204B时钟：DCLK和SYSREF
• 超低抖动，65 fs
• 输入频率范围：
  • 外部晶体：54 MHz
  • 差分输入：11.52 MHz至737.28 MHz
  • LVCMOS输入：11.52 MHz至245.76 MHz
• 输出频率范围：
  • 差分输出：480 kHz至1.47456 GHz
  • LVCMOS输出：480 kHz至245.76 MHz
• 状态监控
• 无中断切换
• 数字频率合成无需外部VCXO和模拟环路滤波器组件
• 超低抖动：典型值65 fs（12 kHz至20 MHz）
• 相位噪声本底：–159 dBc/Hz
• 杂散性能：最大–103 dBc（相对于122.88 MHz载波）
• 可配置输出：
  • 信号摆幅：200至3200 mVpp
  • 与LVDS、LVPECL兼容
  • LVCMOS 3.3 V、2.5 V或1.8 V
• 使用相同N分频器时的输出间偏斜：最大65 ps
• 可调节的输出间延迟：每步68 ps，±128步
• 可选零延迟模式
• 独立的输出时钟电源引脚：3.3 V、2.5 V或1.8 V
• 核心电压：
  • VDD = 1.8 V ±5%
  • VDDA = 3.3 V ±5%
• 自动自由运行、锁定和保持模式
• 可编程抖动衰减带宽：0.1 Hz至100 Hz
• 无中断输入时钟切换
• 状态监控（失锁、频率超限、锁相丢失）
• 串行接口：I2C或SPI，具备在线可编程非易失性一次性可编程（OTP）存储器
• ClockBuilder Pro软件工具简化了器件配置
• 温度范围：–40至+85 ℃
• 无铅，符合RoHS-6标准

• JESD204B时钟生成
• 远程无线单元（RRU）、远程接入网络（RAN）、微微蜂窝、小基站
• 无线基站（3G、GSM、W-CDMA、4G/LTE、LTE-A）
• 远程无线头端（RRH）、无线中继器、无线回传
• 数据转换采样时钟（ADC、DAC、DDC、DUC）