SN65LVDS150PWR

MuxIt 是一系列通用多芯片构建模块，用于实现并行数据串行器和解串器。该系统允许通过数量减少的差分传输线传输宽并行数据，传输距离比单端（如 LVTTL 或 LVCMOS）数据接口更远。每条传输线复用的位数可由用户选择，与其他现有的固定比率解决方案相比，可实现更高的传输效率。Muxlt 使用 LVDS（TIA/EIA - 644）低压差分信号技术在数据源和数据目的地之间进行通信。 MuxIt 系列最初包括三款支持单工通信的器件：SN65LVDS150 锁相环 - 频率倍增器、SN65LVDS151 串行器 - 发送器和 SN65LVDS152 接收器 - 解串器。 SN65LVDS150 是一款基于 PLL 的频率倍增器，设计用于与 MuxIt 系列的其他串行器和解串器配合使用。频率倍增比可通过引脚在 4 至 40 的宽范围内选择，以满足广泛的用户需求。无需外部滤波组件。提供一个 PLL 锁定指示输出，可用于启用链路数据传输。 SN65LVDS150 的设计使其可用于 MuxIt 串行链路的发送端或接收端。当处于链路源端时，差分时钟参考输入（CRI）由系统的并行数据时钟驱动；当处于链路目的端时，由链路时钟驱动。差分时钟参考输入可由 LVDS 差分信号或任一极性的单端时钟驱动。对于单端使用，非时钟输入偏置到逻辑阈值电压。在差分 CRI 引脚附近的一个引脚上提供了一个 VCC/2 阈值参考 VT，方便在单端模式下使用输入。 倍频时钟输出（MCO）是一个 LVDS 差分信号，用于驱动 SN65LVDS151 串行器 - 发送器或 SN65LVDS152 接收器 - 解串器中的高速移位寄存器。链路时钟参考输出（LCRO）是一个提供给 SN65LVDS151 串行器 - 发送器的 LVDS 差分信号，用于通过链路传输。 内部上电复位和使能输入（EN）控制 SN65LVDS150 的操作。当 VCC 低于 1.5 V 或 EN 为低电平时，器件处于低功耗禁用状态，MCO 和 LCRO 差分输出处于高阻抗状态。当 VCC 高于 3 V 且 EN 为高电平时，器件和两个差分输出启用并按规格运行。链路时钟参考输出使能输入（LCRO_EN）用于在不使用 LCRO 输出时将其关闭。频段选择输入（BSEL）用于根据正在使用的 M 时钟频率和 M 倍增器优化 VCO 性能：开关特性表中的 fmax 参数包含了 MCO 频率以及 BSEL 和 M 的选择细节。

• 引脚可选的频率倍增比范围为 4 至 40
• 输入时钟频率范围为 5 至 50 MHz
• 倍频时钟频率高达 400 MHz
• 内部环路滤波器，在 200 MHz 时典型的 PLL 抖动低至 20 ps RMS
• LVDS 兼容的差分输入和输出符合或超过 ANSI EIA/TIA - 644 - A 的要求
• LVTTL 兼容输入可承受 5 V 电压
• LVDS 输入和输出的 ESD 保护超过 12 kV HBM
• 采用单一 3.3 V 电源供电
• 采用 28 引脚薄型收缩小外形封装，引脚间距为 26 mil