72V3622L10PFG8

IDT72V3622/72V3632/72V3642是IDT723622/723632/723642的功能兼容版本，设计为使用3.3V电源以实现极低功耗。这些器件是单片、高速、低功耗的CMOS双向同步FIFO（时钟）存储器，支持高达100MHz的时钟频率，并具有最快达6.5纳秒的读取访问时间。每个芯片上都有两个独立的256/512/1,024 x 36双端口SRAM FIFO，用于在相反方向缓冲数据。通过两个36位邮箱寄存器可以在每个端口之间绕过FIFO进行通信。每个邮箱寄存器都有一个标志来指示何时已存储新邮件。

这些器件是一种同步（时钟）FIFO，意味着每个端口都采用同步接口。通过端口时钟的低到高转变以及使能信号来控制所有通过端口的数据传输。每个端口的时钟相互独立，可以异步或同步工作。每个端口的使能信号被安排成提供微处理器和/或总线之间的简单双向接口与同步控制。

这些器件有两种操作模式：在IDT标准模式下，写入空FIFO的第一个字将存入存储器阵列中。需要执行读操作才能访问该字（以及其他所有驻留在存储器中的字）。在首字直通模式（FWFT）下，写入空FIFO的第一个长字（36位宽）会自动出现在输出端，无需读操作（尽管访问后续字仍需正式的读请求）。FIFO操作期间FWFT引脚的状态决定了所使用的模式。

每个FIFO都有一个组合的空/输出就绪标志（EFA/ORA和EFB/ORB）以及一个组合的满/输入就绪标志（FFA/IRA和FFB/IRB）。在IDT标准模式下选择EF和FF功能。EF指示FIFO存储器是否为空。FF显示存储器是否已满。在首字直通模式下选择IR和OR功能。IR指示FIFO是否有可用的存储位置。OR显示FIFO是否有可用于读取的数据。它标记输出端是否存在有效数据。

每个FIFO都有一个可编程的几乎空标志（AEA和AEB）和一个可编程的几乎满标志（AFA和AFB）。AEA和AEB指示FIFO内存中剩余选定数量的字。AFA和AFB指示FIFO包含超过选定数量的字。

FFA/IRA、FFB/IRB、AFA和AFB是两阶段同步于向其阵列写入数据的端口时钟。EFA/ORA、EFB/ORB、AEA和AEB是两阶段同步于从其阵列读取数据的端口时钟。使用端口A加载AEA、AEB、AFA和AFB的可编程偏移量。还提供了三种默认偏移设置。AEA和AEB阈值可以设置在距离空边界8、16或64个位置处，而AFA和AFB阈值可以设置在距离满边界8、16或64个位置处。所有这些选择都是在复位期间使用FS0和FS1输入进行的。

两个或多个设备可以并行使用以创建更宽的数据路径。如果任何时候FIFO不主动执行功能，则芯片将自动进入低功耗状态。在低功耗状态下，电源电流消耗（ICC）处于最小值。激活任何控制输入将立即使设备退出低功耗状态。

IDT72V3622/72V3632/72V3642的工作温度范围为0°C至70°C。工业温度范围（-40°C至+85°C）可通过特殊订单获得。它们采用高速亚微米CMOS技术制造。

• 微处理器接口控制逻辑
• 微处理器和/或总线之间的同步控制通信
• 通过并行使用两个或更多设备来扩展数据路径宽度