CDCU877ARHAT

CDCU877是一款高性能、低抖动、低偏斜、零延迟缓冲器，可将差分时钟输入对（CK、CK）分配至十对差分时钟输出（Yn、Yn）和一对差分反馈时钟输出（FBOUT、FBOUT）。时钟输出由输入时钟（CK、CK）、反馈时钟（FBIN、FBIN）、LVCMOS控制引脚（OE、OS）和模拟电源输入（AVDD）控制。当OE为低电平时，除FBOUT/FBOUT外的时钟输出被禁用，而内部PLL继续维持其锁定频率。OS（输出选择）是一个编程引脚，必须连接到GND或VDD。当OS为高电平时，OE功能如前文所述。当OS和OE均为低电平时，OE对Y7/Y7无影响，它们自由运行。当AVDD接地时，出于测试目的，PLL关闭并被旁路。 当两个时钟输入（CK、CK）均为逻辑低电平时，器件进入低功耗模式。差分输入上独立于输入缓冲器的输入逻辑检测电路检测到逻辑低电平，并进入低功耗状态，此时所有输出、反馈和PLL均关闭。当时钟输入从逻辑低电平转变为差分信号时，PLL重新开启，输入和输出被启用，并且PLL在指定的稳定时间内使反馈时钟对（FBIN、FBIN）和时钟输入对（CK、CK）之间实现相位锁定。 CDCU877能够跟踪扩频时钟（SSC）以降低电磁干扰（EMI）。该器件的工作温度范围为 -40℃至85℃。

• 适用于双倍数据速率（DDR II）应用的1.8V锁相环时钟驱动器
• 与扩频时钟兼容
• 工作频率：10 MHz至400 MHz
• 低电流消耗：< 135 mA
• 低抖动（周期对周期）：±30 ps
• 低输出偏斜：35 ps
• 低周期抖动：±20 ps
• 低动态相位偏移：±15 ps
• 低静态相位偏移：±50 ps
• 将一路差分时钟输入分配至十路差分输出
• 52球μBGA（MicroStar Junior BGA，间距0.65 mm）和40引脚MLF封装
• 外部反馈引脚（FBIN、FBIN）用于使输出与输入时钟同步
• 符合或超过JESD82 - 8 PLL标准（适用于PC2 - 3200/4300）
• 具备故障安全输入