IS42S32800L-6BLI

ISSI的256Mb同步动态随机存取存储器（SDRAM）采用流水线架构实现高速数据传输。所有输入和输出信号均参考时钟输入的上升沿。该256Mb SDRAM组织为2M×32位×4个存储体。

256Mb SDRAM是一款高速CMOS动态随机存取存储器，设计用于工作在3.3V Vdd和3.3V Vddq的内存系统中，包含268,435,456位。内部配置为具有同步接口的四存储体DRAM。每个67,108,864位的存储体组织为4,096行×512列×32位。

256Mb SDRAM包括自动刷新模式和节能掉电模式。所有信号在时钟信号CLK的正边沿进行寄存。所有输入和输出均与LVTTL兼容。

256Mb SDRAM能够以高数据速率同步突发传输数据，并自动生成列地址，能够在内部存储体之间交错以隐藏预充电时间，并且能够在突发访问期间的每个时钟周期随机更改列地址。

启用自动预充电功能后，在突发序列结束时会启动自定时行预充电。在访问其他三个存储体之一时对一个存储体进行预充电，将隐藏预充电周期，并提供无缝、高速、随机访问操作。

SDRAM的读写访问是面向突发的，从选定位置开始，并按照编程序列连续访问编程数量的位置。激活命令的寄存开始访问，随后是读或写命令。激活命令与寄存的地址位一起用于选择要访问的存储体和行（BA0、BA1选择存储体；A0 - A11选择行）。读或写命令与寄存的地址位一起用于选择突发访问的起始列位置。

可编程的读或写突发长度包括1、2、4和8个位置或整页，并具有突发终止选项。

读命令通过BA0、BA1输入选择存储体，并开始对活动行进行突发读访问。输入A0 - A8提供起始列位置。当A10为高电平时，此命令作为自动预充电命令。选择自动预充电时，被访问的行将在读取突发结束时进行预充电。未选择自动预充电时，该行将保持打开状态以供后续访问。DQ的读取数据取决于两个时钟周期前DQM输入上的逻辑电平。当给定的DQM信号被寄存为高电平时，相应的DQ将在两个时钟周期后处于高阻态。当DQM信号被寄存为低电平时，DQ将提供有效数据。

写命令启动对活动行的突发写访问。BA0、BA1输入选择存储体，输入A0 - A8提供起始列位置。是否使用自动预充电由A10决定。

如果选择自动预充电，被访问的行将在写入突发结束时进行预充电。如果未选择自动预充电，该行将保持打开状态以供后续访问。

内存阵列在DQ上写入相应的输入数据，同时DQM输入逻辑电平出现。当DQM信号为低电平时，数据将写入内存。当DQM为高电平时，相应的数据输入将被忽略，并且不会对该字节/列位置执行写入操作。

预充电命令用于停用特定存储体中的开放行或所有存储体中的开放行。BA0、BA1可用于选择对哪个存储体进行预充电，或者将它们视为“无关”。

• 时钟频率：200、166、143 MHz
• 完全同步；所有信号参考正时钟边沿
• 内部存储体用于隐藏行访问/预充电
• 单电源：3.3V ± 0.3V
• LVTTL接口
• 可编程突发长度 – (1、2、4、8、整页)
• 可编程突发序列：顺序/交错
• 自动刷新（CBR）
• 自刷新
• 每个刷新周期4096次刷新循环
• 每个时钟周期随机列地址
• 可编程CAS延迟（2、3个时钟）
• 突发读/写和突发读/单写操作能力
• 通过突发停止和预充电命令终止突发