商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 数字信号处理器(DSP/DSC) |
| 属性 | 参数值 | |
|---|---|---|
| 功能特性 | 中断响应;实时时钟与定时器;高速外设接口;DMA数据搬运;硬件乘加加速;低功耗模式 |
商品概述
TMS320VC5402定点数字信号处理器(DSP)(以下除非另有说明,均简称为5402)基于先进的改进型哈佛架构,该架构有一个程序内存总线和三个数据内存总线。该处理器提供了具有高度并行性的算术逻辑单元(ALU)、特定应用的硬件逻辑、片上内存和其他片上外设。这款DSP的操作灵活性和速度的基础是一套高度专业化的指令集。 独立的程序和数据空间允许同时访问程序指令和数据,提供了高度的并行性。可以在单个周期内执行两次读操作和一次写操作。具有并行存储的指令和特定应用的指令可以充分利用这种架构。此外,数据可以在数据和程序空间之间传输。这种并行性支持在单个机器周期内执行一组强大的算术、逻辑和位操作。此外,5402还包括管理中断、重复操作和函数调用的控制机制。 TMS320VC5402PGE(144引脚LQFP)封装与'LC548、'LC/VC549和'VC5410器件的引脚兼容。 TMS320VC5402 GGU封装(底视图) 以下引脚分配表列出了TMS320VC5402GGU(144引脚BGA)封装的每个信号象限和BGA球编号,该封装与'LC548和'LC/VC549器件的引脚兼容。
商品特性
- 先进的多总线架构,具有三条独立的16位数据内存总线和一条程序内存总线
- 40位算术逻辑单元(ALU),包括一个40位桶形移位器和两个独立的40位累加器
- 17×17位并行乘法器,与一个40位专用加法器相连,用于非流水线单周期乘法/累加(MAC)操作
- 用于维特比运算符的加法/比较选择的比较、选择和存储单元(CSSU)
- 指数编码器,可在单个周期内计算40位累加器值的指数值
- 两个地址生成器,带有八个辅助寄存器和两个辅助寄存器算术单元(ARAU)
- 具有总线保持功能的数据总线
- 用于1M×16位最大可寻址外部程序空间的扩展寻址模式
- 4K×16位片上ROM
- 16K×16位双访问片上RAM
- 用于程序代码的单指令重复和块重复操作
- 用于高效程序和数据管理的块内存移动指令
- 带有32位长字操作数的指令
- 带有两操作数或三操作数读取的指令
- 具有并行存储和并行加载的算术指令
- 条件存储指令
- 快速中断返回
- 片上外设
- 软件可编程等待状态发生器和可编程存储体切换
- 带有内部振荡器或外部时钟源的片上锁相环(PLL)时钟发生器
- 两个多通道缓冲串行端口(McBSP)
- 增强型8位并行主机端口接口(HPI8)
- 两个16位定时器
- 六通道直接内存访问(DMA)控制器
- 具有IDLE1、IDLE2和IDLE3指令及掉电模式的功耗控制
- CLKOUT关闭控制,用于禁用CLKOUT
- 基于片上扫描的仿真逻辑,IEEE Std 1149.1(JTAG)边界扫描逻辑
- 对于3.3V电源(1.8V内核),单周期定点指令执行时间为10ns(100 MIPS)
- 提供144引脚塑料薄型四方扁平封装(LQFP)(PGE后缀)和144引脚球栅阵列(BGA)(GGU后缀)
其他推荐
- TPA2012D2EVM
- TPA6012A4PWPEVM
- TPS71525DCKRM3
- TPS7A43EVM-047
- TPS7A57EVM-056
- TPS7B8401EVM
- TPS92513EVM-001
- TR021100GR15
- TR021101KR15
- TRS5-25BLRVU
- TRS5-85BLRVU
- TS5205CX533
- TSCR400CX6
- TSH-105-01-F-DV-LC
- TSH-105-01-L-DV-TR
- TSH-105-01-L-RA
- TSH-110-01-S-DV
- TSH-110-01-S-DV-LC
- TSH-113-01-L-D
- TSH-120-01-G-DV-A-TR
- TSH-130-01-S-DH-SL-TR
