MT53E256M32D1KS-046 IT:L

本数据手册规定了统一的LPDDR4和LPDDR4X产品的操作，并首先描述了LPDDR4X 0.6V VDDQ操作的具体要求。当将该产品用作LPDDR4设备时，请参考本数据手册末尾的LPDDR4设置部分LPDDR4 1.10V VDDQ。

• 超低电压核心和I/O电源供应
• VDD1 = 1.70V 至 1.95V；1.80V 标称
• VDD2 = 1.06V 至 1.17V；1.10V 标称
• VDDQ = 0.57V 至 0.65V；0.60V 标称 或 VDDQ = 1.06V 至 1.17V；1.10V 标称
• 频率范围：2133-10 MHz（每引脚数据速率范围：4266-20 Mb/s）
• 16n预取DDR架构
• 每个通道8个内部存储体，用于并发操作
• 单数据率CMD/ADR输入
• 每个字节通道双向/差分数据选通
• 可编程读取和写入延迟（RL/WL）
• 可编程和动态突发长度（BL = 16, 32）
• 定向每存储体刷新，便于并发存储体操作和命令调度
• 每芯片x32通道最高8.5 GB/s
• 片上温度传感器，用于控制自刷新速率
• 部分阵列自刷新（PASR）
• 可选输出驱动强度（DS）
• 时钟停止能力
• 符合RoHS标准的“绿色”封装
• 可编程VSS（ODT）端接
• 单端CK和DQS支持
• VDD1/VDD2/VDDQ: 1.80V / 1.10V / 0.60V 或 1.10V
• 阵列配置：256 Meg x 32（2通道 x 16 I/O）256M32
• 器件配置：封装D1中的256M32 x 1芯片
• FBGA“绿色”封装
• 200球VFBGA（10mm × 14.5mm × 0.95mm, Ø0.40 SMD）KS
• 速度等级，周期时间：468ps @ RL = 36/40 -046
• 汽车等级A
• AEC-Q100
• ISO 26262 ASIL D兼容开发
• FMEDA（ISO 26262-5:2018, 条款8, 9）
• 安全手册
• 安全特性已启用，更多信息请参考安全手册
• 工作温度范围：-40°C 至 +95°C IT；-40°C 至 +105°C；-40°C 至 +125°C UT²
• 修订版：L