IS25WX064-JHLE

IS25LX064/032和IS25WX064/032串行闪存提供了一种多功能存储解决方案，在简化的引脚数封装中实现了高灵活性和高性能。该器件符合JEDEC标准的xSPI（扩展串行外设接口）。非易失性和易失性配置寄存器支持各自的默认和临时设置，例如读取操作的空闲周期和回绕模式、存储器保护、输出缓冲器阻抗、SPI协议类型以及XIP模式。存储器组织为统一的128KB扇区、4KB和32KB子扇区以及256字节页。可选地也支持64KB扇区。该器件包含一个64字节的OTP区域，可被永久锁定。以Octal DDR协议直接启动提供了高性能和易用性，使主机与器件之间的通信无需配置扩展SPI协议操作。然而，该器件仍支持扩展SPI和Octal DDR两种协议，以确保对传统系统的支持和轻松的迁移路径。扩展SPI协议支持根据命令在一条或八条数据线上传输地址和数据。XIP功能在扩展SPI中受支持，因为其命令仅通过DQ0发送。在Octal DDR协议中，信息总是在时钟的上升沿和下降沿通过八条数据线传输。当访问存储单元阵列（读取/编程）时，DDR模式下的最小传输数据大小为2字节，因此起始地址的最低有效位必须始终为“0”。大多数传统的x1 SPI命令受支持，但仅需要一个时钟周期，因为命令在时钟的上升沿和下降沿均被锁存。在Octal DDR协议中，从闪存阵列进行的地址周期固定为4字节（32位）操作。主机在向存储器进行输入操作时无需驱动DQS。存储器数据输入（DQ）仍然依赖时钟（C）来锁存所有地址和数据操作。由于命令解码的关键时序，大多数寄存器输出需要空闲时钟周期。借助DQS锁存输出数据，空闲时钟周期数对主机是透明的。挂起和恢复命令提供了暂停和恢复编程/擦除操作的能力。在可选器件（选项L）中，读写操作允许在特定存储体正在进行编程或擦除操作时，从三个存储体之一开始读取操作，而不会中断编程或擦除操作。有三种类型的数据完整性检查功能：ECC用于防止存储数据错误；地址奇偶校验仅用于防止Octal DDR模式下的地址传输错误；阵列数据CRC（数据奇偶校验）仅用于防止Octal DDR模式下的数据传输错误。可选PSC（相移时钟）仅支持读取操作，用于偏移DQS信号，使其相位相对于主时钟（SCK）发生偏移，以便控制器仅能在Octal DDR模式下将DQS信号置于有效数据窗口内。

• 行业标准串行接口
• 高性能
• 支持高达166MHz（SDR）和166(200) (5) MHz（DDR）的时钟频率（IS25WX，1.8V）
• 支持高达133MHz（SDR/DDR）的时钟频率（IS25LX，3.0V）
• 就地执行
• 每16字节边界支持2位检测和1位校正（带ECC）
• 支持阵列数据CRC/地址奇偶校验功能
• 支持可选PSC（相移时钟）(1)，以将DQS置于读取数据有效窗口中心
• 用于训练操作的数据学习模式
• 超过100,000次擦除/编程周期
• 超过20年的数据保持期
• 安全与写保护
• 每个128KB扇区的易失性和非易失性锁定及软件写保护
• 密码保护
• 硬件写保护：非易失性位（BP[3:0]和TB）定义受保护区域大小
• 高效的读取和编程模式
• 输入数据格式：SPI：1字节命令+3/4字节地址；Octal：2字节命令+4字节地址
• 编程/擦除挂起操作
• 128KB扇区擦除(3)和4KB/32KB子扇区擦除
• 宽温度范围下的低功耗
• 单电源电压：IS25LX：2.70V至3.60V；IS25WX：1.70V至2.0V
• 6μA待机电流
• 1μA深度掉电电流
• 温度等级：扩展级：-40°C至+105°C；汽车A3级：-40°C至+125°C
• 灵活高效的存储器架构
• 用于在编程/擦除操作期间进行读取的4存储体架构(4)
• 每页编程1至256字节
• 主存储器外专用的64字节OTP区域
• 硬件特性
• C输入：串行时钟输入
• DQ0 - DQ7：串行数据输入和输出
• RESET#：硬件复位引脚
• DQS：数据选通信号
• ERR#：错误指示信号
• W#：可选写保护信号(1)
• 电子签名
• JEDEC标准3字节签名
• 扩展器件ID：两个附加字节标识器件出厂选项
• 配置
• 以SDR x1模式启动
• 以DDR x8模式启动（联系工厂）
• 行业标准引脚排列和封装
• H = 24球TFBGA 6×8mm（5×5球阵列）
• KGD（联系工厂）
• 绿色封装（符合RoHS，无卤素）且符合TSCA