W958D8NWSX4I TR

HyperBus是一种低信号数的双倍数据速率（DDR）接口，可实现高速读写吞吐量。DDR协议在DQ输入/输出信号上每个时钟周期传输两个数据字节。HyperBus上的读写事务包括在内部HyperRAM阵列上进行一系列16位宽、一个时钟周期的数据传输，以及在DQ信号上进行两个相应的8位宽、半个时钟周期的数据传输。所有输入和输出均与LV - CMOS兼容。命令、地址和数据信息通过八个HyperBus DQ[7:0]信号传输。时钟（CK#，CK）用于HyperBus从设备在DQ信号上接收命令、地址或数据时进行信息捕获。命令或地址值与时钟转换中心对齐。每个事务始于CS#和命令 - 地址（CA）信号的置位，随后开始时钟转换以传输六个CA字节，接着是初始访问延迟和读写数据传输，直到CS#被释放。读写事务需要两个时钟周期来定义目标行地址和突发类型，然后是tACC的初始访问延迟。在事务的CA部分，内存将通过将RWDS信号驱动到高电平来指示是否在初始延迟中增加了所需刷新时间（tRFH）的额外延迟。在CA期间，第三个时钟周期将指定目标行内的目标字地址。在读写事务中，初始数据值输出（或输入）后，可在后续时钟周期以环绕或线性顺序从行中读取（或写入）额外数据。当配置为线性突发模式时，设备将自动从内存阵列中获取下一个连续行以支持连续线性突发。在读写数据传输进行时同时访问阵列中的下一行，可实现线性顺序突发操作，可提供500 MB/s的持续数据速率（1字节（8位数据总线）×2（数据时钟沿）×250 MHz = 500 MB/s）。

• 接口：HyperBus
• 电源：1.7V ~ 2.0V
• 最大时钟速率：250MHz
• 双倍数据速率（DDR）高达500 MB/s
• 时钟：单端时钟（CK）；差分时钟（CK/CK#）
• 片选（CS#）
• 8位数据总线（DQ[7:0]）
• 硬件复位（RESET#）
• 读写数据选通（RWDS）
• 双向数据选通/掩码；在所有事务开始时输出以指示刷新延迟；在读取事务期间作为读取数据选通输出；在写入事务期间作为写入数据掩码输入
• 可配置输出驱动强度
• 节能模式：混合睡眠模式；深度掉电
• 可配置突发特性：线性突发；环绕突发长度：16字节（8个时钟）；32字节（16个时钟）；64字节（32个时钟）；128字节（64个时钟）；混合突发 - 一个环绕突发后接线性突发
• 阵列刷新模式：全阵列刷新；部分阵列刷新
• 工作温度范围：-40°C ≤ TCASE ≤ 85°C