- 引脚图
- 焊盘图
温馨提醒：图片仅供参考，商品以实物为准
MT61M512M32KPA-14 N:C TR
16Gb 2通道x16/x8 GDDR6 SGRAM
- 品牌名称
- micron(镁光)
- 商品型号
- MT61M512M32KPA-14 N:C TR
- 商品编号
- C20978902
- 包装方式
- 编带
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | DDR SDRAM | |
| 存储器构架(格式) | GDDR6 SGRAM | |
| 时钟频率(fc) | 1.75GHz | |
| 存储容量 | 16Gbit | |
| 工作电压 | 1.35V |
| 属性 | 参数值 | |
|---|---|---|
| 工作电流 | - | |
| 刷新电流 | - | |
| 工作温度 | 0℃~+95℃ | |
| 功能特性 | 自动自刷新；CRC功能；内置温度传感器；自动预充电功能；ZQ校准功能；异步复位功能；内置锁相环；动态片上端接；数据掩码功能 |
商品特性
- 工作电压 VDD = VDDQ = 1.35 V ± 3% 和 1.25 V ± 3%
- 辅助电压 VPP = 1.8 V -3% / +6%
- 数据速率：14 Gb/s, 16 Gb/s
- 2个独立通道（x16）
- 支持在复位时配置为x16/x8和2通道/伪通道模式
- 每个通道的命令/地址和数据接口均为单端
- 每2个通道的命令/地址使用差分时钟输入 CK_t/CK_c
- 每个通道的数据（DQ, DBI_n, EDC）使用两个差分时钟输入 WCK_t/WCK_c
- 命令/地址采用双倍数据速率
- 数据（WCK）根据工作频率支持四倍数据速率和双倍数据速率
- 16n预取架构，每次阵列读或写访问为256位
- 16个内部存储体
- 支持 tCCDL = 3 tCK 和 4 tCK 的4个存储体组
- 可编程读取延迟
- 可编程写入延迟
- 通过CA总线实现写数据掩码功能，支持单字节和双字节掩码粒度
- 数据总线反转和命令/地址总线反转
- 输入/输出锁相环
- CA总线训练：通过DQ/DBI_n/EDC信号监控CA输入
- 通过EDC信号进行带相位信息的WCK2CK时钟训练
- 通过读FIFO（深度为6）进行数据读写训练
- 通过循环冗余校验确保读写数据传输完整性
- 可编程CRC读取延迟
- 可编程CRC写入延迟
- 为CDR提供可编程EDC保持模式
- 在EDC引脚上支持RDQS模式
- 低功耗模式
- 带读数的片上温度传感器
- 支持每次突发访问的自动预充电选项
- 自动刷新模式（32毫秒，16k周期），支持按存储体和按2个存储体刷新选项
- 温度传感器控制的自刷新速率
- 数字tRAS锁定
- 所有高速输入均支持片内终端匹配
- 兼容伪开漏输出
- 通过外部电阻ZQ引脚（120Ω）自动校准ODT和输出驱动强度
- 数据输入具有带DFE的内部VREF，每个引脚的输入接收器特性可编程
- CA输入可选择外部或内部VREF；内部VREF的可编程偏移
- 用于器件识别的供应商ID
- 符合IEEE 1149.1标准的边界扫描
- 180球BGA封装
- 无铅且无卤素封装
- 工作结温TC = 0°C 到 +95°C