IS61DDB21M36A-250M3L

36Mb DDR-II (BurSt2) CIO 同步 SRAM

SMT扩展库PCB免费打样

私有库下单最高享92折

品牌名称: ISSI(北京矽成)
商品型号: IS61DDB21M36A-250M3L
商品编号: C20506767
商品封装: 165-LFBGA (13x15)
包装方式: 袋装
商品毛重: 1克(g)

商品参数

商品概述

36Mb IS61DDB21M36A和IS61DDB22M18A是同步高性能CMOS静态随机存取存储器（SRAM）器件。这些SRAM具有通用I/O总线。K时钟的上升沿启动读写操作，所有内部操作均为自定时。读写地址在K时钟的交替上升沿注册。读写以双倍数据率执行。以下在K时钟上升沿内部注册：读写地址、读使能、写使能、第一突发地址的字节写、第一突发地址的数据输入。以下在K#时钟上升沿注册：第二突发地址的字节写、第二突发地址的数据输入。字节写可随相应数据输入更改，以按字节启用或禁用写入。内部写缓冲区使数据输入在写地址后一个周期注册。第一数据输入突发在写命令信号后一个周期计时，第二突发计时到K#时钟的后续上升沿。在突发读取操作期间，第一突发的数据输出从C#时钟的第二个上升沿（读取命令后一个半周期开始）的输出寄存器更新。第二突发的数据输出随C时钟的第三个上升沿更新。当C和C#时钟接高时，K和K#时钟用于计时数据输出。该器件采用单+1.8V电源供电，兼容HSTL I/O接口。

商品特性

可用1Mx36和2Mx18配置
片上延迟锁定环（DLL），用于宽数据有效窗口
通用I/O读写端口
同步流水线读取，带自定时延迟写入操作
读写输入端口的双倍数据率（DDR）接口
读写操作固定2位突发
时钟停止支持
两个输入时钟（K和K#），仅用于上升沿的地址和控制寄存器
两个输入时钟（C和C#），用于数据输出控制
两个回波时钟（CQ和CQ#），与数据同时传送
+1.8V核心电源供电和1.5V至1.8V VDDQ，与0.75V至0.9V VREF一起使用
HSTL输入输出接口
注册地址、写和读控制、字节写、数据输入和数据输出
完全数据一致性
使用有限JTAG 1149.1功能集的边界扫描
字节写能力
细球栅阵列（FBGA）封装：13mmx15mm和15mmx17mm体尺寸，165球（11 x 15）阵列
通过5倍用户提供的精密电阻的可编程阻抗输出驱动器

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	36Mbit
	工作电压	1.71V~1.89V
	读写时间	450ps

	属性	参数值
	工作温度	0℃~+70℃
	工作电流	550mA
	待机电流	280mA
	功能特性	边界扫描(JTAG)功能；内置延迟锁定环