温馨提醒：图片仅供参考，商品以实物为准

IS61DDB42M18A-250M3L

36Mb DDR-II (Burst 4) CIO 同步 SRAM

SMT扩展库PCB免费打样

私有库下单最高享92折

品牌名称: ISSI(美国芯成)
商品型号: IS61DDB42M18A-250M3L
商品编号: C20500189
商品封装: 165-LFBGA (15x17)
包装方式: 袋装
商品毛重: 1克(g)

商品参数

商品概述

36Mb的IS61DDB41M36A和IS61DDB42M18A是同步、高性能的CMOS静态随机存取存储器（SRAM）器件。这些SRAM具有一个公共的I/O总线。K时钟的上升沿启动读/写操作，所有内部操作都是自定时的。有关这些DDR-II（突发长度为4）CIO SRAM基本操作的描述，请参考时序参考图和真值表。读和写地址在K时钟的交替上升沿进行寄存。读和写操作以双倍数据速率执行。K时钟上升沿内部寄存以下内容：读/写地址、读使能、写使能、突发地址第一和第三字节写、突发地址第一和第三数据输入。K#时钟上升沿寄存以下内容：突发地址第二和第四字节写、突发地址第二和第四数据输入。字节写可以随相应的数据输入而改变，以逐字节方式启用或禁用写操作。内部写缓冲器使数据输入能在写地址之后一个周期进行寄存。第一个数据输入突发比写命令信号晚一个周期进行时钟同步，第二个突发与K#时钟的下一个上升沿同步。完成一次写操作需要两个完整的时钟周期。在突发读操作期间，第一和第三突发的数据输出在C#时钟的第二和第三个上升沿（从读命令开始半个周期后）从输出寄存器更新。第二和第四突发的数据输出在C时钟的第三和第四个上升沿更新。当C和C#时钟置高时，K和K#时钟用于对数据输出进行定时。完成一次读操作需要两个完整的时钟周期。该器件使用单一的+1.8V电源供电，并与HSTL I/O接口兼容。

商品特性

提供1Mx36和2Mx18配置
片上延迟锁定环（DLL），用于宽数据有效窗口
通用I/O读写端口
同步流水线读，支持后期写操作
读写输入端口采用双倍数据速率（DDR）接口
读写操作固定4位突发
支持时钟停止
两个输入时钟（K和K#），仅在上升沿对地址和控制信号进行寄存
两个输入时钟（C和C#），用于数据输出控制
两个回波时钟（CQ和CQ#），与数据同时传输
+1.8V核心电源，VDDQ为1.5V至1.8V，VREF为0.75V至0.9V
HSTL输入和输出接口
寄存地址、读写控制、字节写、数据输入和数据输出
全数据一致性
使用有限的JTAG 1149.1功能进行边界扫描
字节写能力
精细球栅阵列（FBGA）封装：13mm×15mm和15mm×17mm主体尺寸，165球（11×15）阵列
通过5个用户提供的精密电阻实现可编程阻抗输出驱动器

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	36Mbit
	工作电压	1.71V~1.89V
	读写时间	8.4ns

	属性	参数值
	工作温度	0℃~+70℃
	工作电流	500mA
	待机电流	280mA
	功能特性	边界扫描(JTAG)功能；内置延迟锁定环