AS4C32M16SM-7TCN

512Mb SDRAM是一款高速CMOS动态随机存取存储器，包含536,870,912位。它内部配置为具有同步接口的四体DRAM（所有信号在时钟信号CLK的正沿进行寄存）。x4的每个134,217,728位存储体被组织为8192行×4096列×4位；x8的每个134,217,728位存储体被组织为8192行×2048列×8位；x16的每个134,217,728位存储体被组织为8192行×1024列×16位。对SDRAM的读写访问是突发式的；访问从选定位置开始，并按编程顺序继续访问编程数量的位置。访问从ACTIVE命令的寄存开始，随后是READ或WRITE命令。与ACTIVE命令同时寄存的地址位用于选择要访问的存储体和行（BA[1:0]选择存储体；A[12:0]选择行）。与READ或WRITE命令同时寄存的地址位用于选择突发访问的起始列位置。SDRAM提供可编程的读写突发长度（BL），可以是1、2、4或8个位置，也可以是整页，并具有突发终止选项。可以启用自动预充电功能，以在突发序列结束时启动自定时行预充电。512Mb SDRAM采用内部流水线架构来实现高速操作。该架构与预取架构的2n规则兼容，但也允许在每个时钟周期更改列地址，以实现高速、完全随机访问。在访问其他三个存储体之一时对一个存储体进行预充电将隐藏预充电周期，并提供无缝、高速、随机访问操作。512Mb SDRAM设计用于3.3V内存系统。提供自动刷新模式以及节能的掉电模式。所有输入和输出均与LVTTL兼容。SDRAM在DRAM操作性能方面有显著提升，包括能够以高数据速率同步突发数据并自动生成列地址、能够在内部存储体之间交错以隐藏预充电时间，以及能够在突发访问期间在每个时钟周期随机更改列地址的能力。

• 符合PC133标准
• 配置 - 32M×16（8M×16×4个存储体）
• 完全同步；所有信号在系统时钟的正沿进行寄存
• 内部流水线操作；列地址可以在每个时钟周期更改
• 内部存储体用于隐藏行访问/预充电
• 可编程突发长度：1、2、4、8或整页
• 自动预充电，包括并发自动预充电和自动刷新模式
• 自刷新模式
• 自动刷新 - 64ms，8192周期刷新（商业和工业级）
• LVTTL兼容的输入和输出
• 单一3.3V ± 0.3V电源供电
• 工作温度范围：商业级(0°C至 + 70°C)；工业级(-40°C至 + 85°C)
• 时序 - 周期时间：7.5ns @ CL = 3 (PC133)；7.5ns @ CL = 2 (PC133)
• 塑料封装 - OCPL2
• 54引脚TSOP II (400 mil)无铅封装
• 所有部件符合ROHS标准