CY245ZXC-173

CY24xZXC系列器件具备一个模拟压控晶体振荡器（VCXO，Voltage Controlled Crystal Oscillator）、4个锁相环（PLL）、多达7个时钟输出以及频率选择功能。频率选择不会改变任何PLL的频率，而是允许用户根据时钟和封装配置，从多达8种不同的输出分频选择中进行挑选。 有一个可编程的OE/PDWN引脚。该引脚可被编程为输出使能引脚或掉电引脚。OE功能可被编程为在低电平时禁用一组选定的输出，而其余输出保持运行。当引脚为低电平时，全芯片掉电功能将禁用所有输出、PLL以及大部分有源电路。 拥有4个PLL的优势在于，单个器件可通过单个晶体产生多达4种独立的频率。每个PLL相互独立，可配置为产生62.5 MHz至250 MHz之间的压控振荡器（VCO，Voltage Controlled Oscillator）频率。然后，每个PLL可通过后置分频器进行分频，以产生用户所需的时钟输出频率。输出分频器允许每个时钟输出进行1、2、3、4、6、8、9、10、12、15分频。由于输出缓冲器的限制，在1分频模式下，PLL的最高频率降至166 MHz。 支持频率切换的输出在切换过程中无毛刺。 为了最小化时钟输出的PPM（百万分之一）误差，用户应尽量选择晶体参考频率为所需PLL频率的公倍数。PLL内部设有高分辨率计数器，有助于将频率偏差降至最低。 CY24xZXC系列器件有三种可编程参考工作模式。第一种模式使用外部可牵引晶体，并集成内部模拟VCXO。第二种模式将内部晶体振荡器配置为接受1至100 MHz的外部驱动参考源。第三种模式禁用VCXO输入控制，并将内部振荡器设置为固定频率运行。 VCXO用于将参考晶体频率拉高或拉低，以便将系统频率锁定到外部源。VCXO完全为模拟式，因此VCXO牵引曲线具有无限分辨率。

• 完全集成的锁相环（PLL）
• 可选输出频率
• 可编程输出频率
• 输出频率范围为5 - 166 MHz
• 输入频率范围 — 晶体：10 - 30 MHz — 外部参考：1 - 100 MHz
• 模拟VCXO
• 16/20引脚TSSOP封装
• 3.3V工作电压
• 多个高性能PLL可合成不相关的频率
• 集成化设计无需外部环路滤波组件
• 满足复杂系统设计中的关键时序要求
• 实现应用兼容性
• 完整的VCXO解决方案，±120 ppm（最小牵引范围）

• 数字机顶盒
• DVD录像机
• 数字电视