SPC5566MZP112R

MPC5566微控制器（MCU）是MPC5500微控制器家族的成员，基于Power Architecture嵌入式技术打造。该家族产品结合了诸多新特性与高性能CMOS技术，相比MPC500家族，可大幅降低单特性成本并显著提升性能。该器件的主处理器内核符合Power Architecture嵌入式分类，与原始PowerPC指令集100%用户模式兼容（包含浮点库）。嵌入式架构改进提升了嵌入式应用的性能。除原始PowerPC指令集外，内核还拥有包括数字信号处理（DSP）指令在内的额外指令。MPC5500家族产品结合了诸多新特性与高性能CMOS技术，相比MPC565x可实现显著的性能提升。MPC5566的主处理器内核还包含指令集增强，支持可变长度编码（VLE），可对16位和32位混合指令进行可选编码，该增强可大幅减小代码尺寸占用空间。MPC5566拥有两级存储层次结构:最快访问的是32KB统一缓存，下一层次包含128-KB片上内部SRAM和3MB内部闪存，内部SRAM和闪存用于存储指令和数据；外部总线接口设计为支持大多数与MPC5xx家族搭配使用的标准存储器。MPC5566的复杂输入输出定时器功能由两个增强型定时处理器单元（eTPU）引擎执行，每个eTPU引擎控制32个硬件通道，共提供64个硬件通道。MPC5566复杂度较低的定时器功能由增强型模块化输入输出系统（eMIOS）执行。片外通信由一组串行协议完成，包含控制器局域网（FlexCANs）、增强型解串/串行外设接口（DSPIs）和增强型串行通信接口（eSCIs）。DSPIs通过对定时器通道和通用输入输出（GPIOs）信号进行硬件串行化和解串实现引脚数量减少。该MCU集成片上增强型排队双模数转换器（eQADC），共40个通道。

• 基于Power Architecture嵌入式技术开发
• 主处理器内核符合Power Architecture嵌入式分类，与原始PowerPC指令集100%用户模式兼容（包含浮点库）
• 内核新增包括数字信号处理（DSP）指令在内的额外指令
• 支持可变长度编码（VLE），可对16位和32位混合指令进行可选编码，减小代码尺寸占用
• 拥有两级存储层次结构，内置32KB统一缓存、128KB片上SRAM、3MB内部闪存
• 外部总线接口支持大多数MPC5xx家族适用的标准存储器
• 两个增强型定时处理器单元（eTPU）引擎，共提供64个硬件通道；相比TPU增加24位定时器、双动作硬件通道、每通道可变参数、角度时钟硬件、额外控制算术指令，支持高级编程语言编程
• 增强型模块化输入输出系统（eMIOS）的24个硬件通道支持单动作、双动作、脉冲宽度调制（PWM）、模数计数器操作，支持边沿对齐和中心对齐PWM，具备电机控制能力
• 片外通信支持FlexCAN、DSPI、eSCI多种串行协议
• DSPI通过硬件串行化/解串减少引脚使用数量
• 集成片上40通道增强型排队双模数转换器（eQADC）
• 系统集成单元（SIU）负责芯片级配置、GPIO控制、外部中断和复位控制，支持eQADC触发源多路复用、DSPI级联、外部中断信号多路复用
• 集成基于RISC的快速以太网（FEC）控制器，支持10 Mbps和100 Mbps Ethernet/IEEE 802.3网络
• FEC兼容三种不同标准MAC PHY接口，支持10/100 Mbps MII接口和仅10 Mbps七线接口
• FEC内置发送和接收消息FIFO，支持DMA