ATMEGA64A-AUR

AVR核心结合了丰富的指令集与32个通用工作寄存器。所有32个寄存器都直接连接到算术逻辑单元（ALU），允许在一个时钟周期内执行的单条指令中访问两个独立的寄存器。由此产生的架构在代码效率上更高，同时实现了比传统CISC微控制器快达十倍的数据吞吐量。

ATmega64A提供了以下特性：具有读写同时功能的64KB系统内可编程Flash、2KB EEPROM、4KB SRAM、53条通用I/O线、32个通用工作寄存器、实时时钟(RTC)、四个带有比较模式和PWM功能的灵活定时器/计数器、两个USART、面向字节的两线串行接口、8通道10位ADC（带可选差分输入级及可编程增益）、内置振荡器的可编程看门狗定时器、SPI串行端口、符合IEEE std. 1149.1标准的JTAG测试接口（也可用于访问片上调试系统和编程）以及六种软件可选的节能模式。空闲模式下停止CPU运行但允许SRAM、定时器/计数器、SPI端口和中断系统继续运作。掉电模式保存寄存器内容但冻结振荡器，直到下一个中断或硬件复位前禁用所有其他芯片功能。在节能模式下，异步定时器继续运行，允许用户在设备其余部分处于休眠状态时保持定时基准。ADC降噪模式停止CPU及除异步定时器和ADC外的所有I/O模块以减少ADC转换期间的开关噪声。待机模式下，晶体/谐振器振荡器运行而设备其他部分处于休眠状态。这使得可以实现快速启动的同时保持低功耗。扩展待机模式下，主振荡器和异步定时器均继续运行。

该器件采用Atmel的高密度非易失性存储技术制造。片上ISP Flash允许通过SPI串行接口使用常规非易失性存储器编程器或运行于AVR核心上的片上引导程序对程序存储器进行系统内重新编程。引导程序可以通过任何接口下载应用程序到应用程序Flash存储区。当应用程序Flash部分更新时，引导Flash部分中的软件将继续运行，从而提供真正的读写同时操作能力。通过将8位RISC CPU与系统内自编程Flash集成在同一芯片上，ATmega64A成为一种强大的微控制器，为许多嵌入式控制应用提供了高度灵活且成本效益高的解决方案。

ATmega64A AVR得到了一套完整的程序和系统开发工具的支持，包括：C编译器、宏汇编器、程序调试/仿真器、在线仿真器和评估套件。