BLVDS03

DS92LV1021A可将10位宽的并行LVCMOS/LVTTL数据总线转换为带有嵌入式时钟的单路高速总线LVDS串行数据流。DS92LV1021A可通过背板或电缆传输数据。单差分对数据路径使PCB设计更简单。此外，减少的电缆、PCB走线数量和连接器尺寸可大幅降低成本。由于一个输出端可串行传输时钟和数据位，因此消除了时钟与数据以及数据与数据之间的偏斜。掉电引脚可在器件未使用时通过降低电源电流来节省功耗。在串行器上电时，您可以选择激活同步模式，或使用德州仪器（TI）解串器的同步到随机数据功能。通过使用同步模式，解串器将在指定的锁定时间内锁定信号。此外，嵌入式时钟规定每12位周期在总线上进行一次跳变，这消除了因电缆带电状态导致的传输错误。此外，您可以将DS92LV1021A的输出引脚置于三态，以实现高阻抗状态。PLL可锁定16 MHz至40 MHz之间的频率。 DS92LV1021A是DS92LV1021的升级版。DS92LV1021A不再有上电顺序要求。与DS92LV1021一样，DS92LV1021A是一款10位串行器，旨在以16至40MHz的时钟速度通过差分背板传输数据。它也可用于通过非屏蔽双绞线（UTP）电缆驱动数据。 DS92LV1021A可与德州仪器（TI）的任何10位BLVDS解串器（例如DS92LV1212A）配合使用，具有三种工作状态：初始化、数据传输和重新同步；以及两种被动状态：掉电和三态。

• 每个数据传输周期都有指定跳变
• 单差分对消除多通道偏斜
• 直插式引脚排列便于PCB布局
• 400 Mbps串行总线LVDS带宽（时钟频率为40 MHz时）
• 10位并行接口，用于传输1字节数据加2个控制位
• 时钟上的可编程边沿触发
• 总线LVDS串行输出，适用于27Ω负载
• 小型28引脚SSOP封装 - DB