CY14E256L-SZ45XCT

Cypress CY14E256L是一款快速静态随机存取存储器（SRAM），每个存储单元都包含一个非易失性元件。嵌入式非易失性元件采用了QuantumTrap技术，造就了世界上最可靠的非易失性存储器。SRAM提供无限的读写周期，而独立的非易失性数据则存储在高度可靠的QuantumTrap单元中。在断电时，数据会自动从SRAM传输到非易失性元件（存储操作）。上电时，数据会从非易失性存储器恢复到SRAM（恢复操作）。存储和恢复操作也可以通过软件控制。硬件存储操作由HSB引脚启动。

CY14E256L非易失性SRAM由两个功能组件组成，它们配对在同一个物理单元中，分别是SRAM存储单元和非易失性QuantumTrap单元。SRAM存储单元作为标准的快速静态随机存取存储器运行。SRAM中的数据可以传输到非易失性单元（存储操作），也可以从非易失性单元传输到SRAM（恢复操作）。这种独特的架构能够并行存储和恢复所有单元。在存储和恢复操作期间，SRAM的读写操作被禁止。CY14E256L支持无限次的读写操作，类似于典型的SRAM。此外，它还提供从非易失性单元进行无限次的恢复操作，以及多达100万次的存储操作。

当CE（上划线）和OE（上划线）为低电平，而WE（上划线）和HSB（上划线）为高电平时，CY14E256L执行读周期。引脚A₀₋₁₄上指定的地址决定了要访问的32768个数据字节。当读操作由地址转换启动时，输出在t_AA（读周期1）延迟后有效。如果读操作由CE（上划线）或OE（上划线）启动，输出在t_ACE或t_DOE（以较晚者为准）时有效（读周期2）。数据输出在t_AA访问时间内对地址变化做出重复响应，无需任何控制输入引脚进行转换，并且在另一次地址变化或CE（上划线）或OE（上划线）变为高电平，或者WE（上划线）或HSB（上划线）变为低电平之前保持有效。

当CE（上划线）和WE（上划线）为低电平且HSB为高电平时，执行写周期。地址输入在进入写周期之前必须稳定，并且必须保持稳定，直到CE或WE在周期结束时变为高电平。如果公共I/O引脚DQ₀₋₇上的数据具有有效的t_SD，则在WE控制的写操作结束之前或CE控制的写操作结束之前，这些数据将被写入存储器。在整个写周期内保持OE为高电平，以避免公共I/O线上的数据总线冲突。如果OE保持低电平，内部电路会在WE变为低电平后t_HZWE时间关闭输出缓冲器。

CY14E256L使用以下三种存储操作之一将数据存储到非易失性SRAM中：

1. 由HSB激活的硬件存储
2. 由地址序列激活的软件存储
3. 设备断电时的自动存储

自动存储操作是QuantumTrap技术的一个独特功能，CY14E256L默认启用该功能。

在正常操作期间，设备从V_CC汲取电流，为连接到V_CAP引脚的电容器充电。芯片使用存储的电荷执行单次存储操作。如果V_CC引脚上的电压降至V_SWITCH以下，该部件会自动将V_CAP引脚与V_CC断开连接。由V_CAP电容器提供电源启动存储操作。

• 访问时间为25 ns、35 ns和45 ns
• 与STK14C88引脚兼容
• 断电时使用外部68 μF电容器自动存储，无需人工干预
• 存储到QuantumTrap非易失性元件可由软件、硬件或断电时自动存储启动
• 恢复到SRAM可由软件或上电启动
• 具有无限的读、写和恢复周期
• 向QuantumTrap进行100万次存储周期
• 向QuantumTrap的数据保留时间为100年
• 单5V ± 10%供电
• 适用于商业和工业温度范围
• 32引脚SOIC封装（符合RoHS标准）
• CDIP（300 mil）封装