V96BMC-33LP

V96BMC D版突发式DRAM控制器是前一代V96BMC的增强版本，其时序性能得到了改善，并提供专用的电源和接地轨，以支持日益流行的3.3V DRAM模块。与该器件的旧版本相比，时序参数也有所改进。 V96BMC提供与DRAM配合工作所需的DRAM访问协议、缓冲信号、数据多路复用器信号和总线时序资源。通过使用V96BMC，系统设计人员可以用一个高性能、易于配置的单一器件取代繁琐的设计工作、昂贵的FPGA和宝贵的电路板空间。V96BMC的处理器接口实现了i9600Cx/Hx/Jx的总线协议。V96BMC上的引脚命名规则保持一致；只需将同名引脚连接在一起即可创建接口。 V96BMC支持的DRAM内存子系统总容量达512MB。阵列可组织为1个或2个32位的分支。支持256Kbit至64Mbit的标准内存容量设备，并允许进行8位、16位和32位访问。V96BMC利用快速页模式或EDO DRAM以及行比较逻辑，使用动态RAM实现静态RAM的性能。V96BMC还提供可选外部数据路径缓冲器/锁存器所需的控制信号。V96BMC提供一个8位总线监视定时器，用于检测对未填充内存区域的访问并从中恢复。两个24位计数器/定时器可以相对于系统时钟以恒定频率提供外部中断信号。V96BMC采用低成本的132引脚PQFP封装，有25MHz、33MHz或40MHz版本可供选择。

• 引脚/软件与早期的V96BMC兼容。
• 直接与i960Cx/Hx/Jx处理器接口。
• 支持3.3V DRAM接口。
• 用DRAM实现接近SRAM的性能。
• 支持高达512Mb的DRAM。
• 支持交错或非交错操作。
• 支持对称和非对称阵列。
• 操作参数可通过软件配置。
• 集成页缓存管理。
• 支持2Kbyte突发事务。
• 片上内存地址多路复用器/驱动器。
• 两个24位定时器，一个8位总线监视定时器。
• 最高40MHz的工作频率。
• 低成本132引脚PQFP封装。