EDW2032BBBG-50-F-R TR
EDW2032BBBG-50-F-R TR
SMT扩展库PCB免费打样
私有库下单最高享92折
- 品牌名称
- micron(镁光)
- 商品型号
- EDW2032BBBG-50-F-R TR
- 商品编号
- C19426999
- 商品封装
- FBGA-170(12x14)
- 包装方式
- 袋装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | DDR SDRAM | |
| 存储器构架(格式) | GDDR5 SGRAM | |
| 时钟频率(fc) | 1.25GHz | |
| 存储容量 | 2Gbit | |
| 工作电压 | 1.31V~1.65V |
| 属性 | 参数值 | |
|---|---|---|
| 工作电流 | - | |
| 刷新电流 | - | |
| 工作温度 | 0℃~+95℃ | |
| 功能特性 | 自动自刷新；CRC功能；内置温度传感器；自动预充电功能；ZQ校准功能；异步复位功能；内置锁相环；数据掩码功能 |
商品特性
- VDD = VDDQ = 1.6V / 1.5V ± 3% 和 1.35V ± 3%
- 数据速率：5.0Gb/s、6.0Gb/s、7.0Gb/s（最大值）
- 16个内部存储体
- 对于tCCDL = 3 tCK有四个存储体组
- 8n位预取架构：x32时每个阵列读或写访问为256位；x16时为128位
- 突发长度（BL）：仅为8
- 可编程CAS潜伏期：6 - 22
- 可编程写入潜伏期：3 - 7
- 可编程CRC读取潜伏期：1 - 3
- 可编程CRC写入潜伏期：8 - 14
- 可编程CDR的EDC保持模式
- 预充电：每次突发访问的自动选项
- 自动刷新和自刷新模式
- 刷新周期：16384个周期/32ms
- 接口：伪开漏（POD - 15）兼容输出：40Ω下拉，60Ω上拉
- 片上终端（ODT）：60Ω或120Ω（标称值）
- 通过外部电阻ZQ引脚进行ODT和输出驱动器强度自动校准：120Ω
- 可编程终端和驱动器强度偏移
- 数据输入可选择外部或内部VREF；内部VREF可编程偏移
- 地址/命令输入有单独的外部VREF
- TC = 0°C 到 +95°C
- x32/x16模式配置在加电时通过EDC引脚设置
- 数据、地址和命令采用单端接口
- 地址和命令采用四分之一数据速率差分时钟输入CK_t、CK_c
- 两个二分之一数据速率差分时钟输入WCK_t和WCK_c，每个与两个数据字节（DQ、DBI_n、EDC）相关联
- DDR数据（WCK）和寻址（CK）
- SDR命令（CK）
- 通过地址总线实现写数据掩码功能（单/双字节掩码）
- 数据总线反相（DBI）和地址总线反相（ABI）
- 输入/输出PLL开/关模式
- 数据时钟（WCK）的占空比校正器（DCC）
- 地址训练：通过DQ引脚进行地址输入监控
- WCK2CK时钟训练：通过EDC引脚获取相位信息
- 通过读FIFO进行数据读写训练（FIFO深度 = 6）
- 通过LDFF命令预加载读FIFO模式
- 通过WRTR命令将直接写入数据加载到读FIFO
- 通过RDTR命令连续读取读FIFO
- 通过循环冗余校验（CRC - 8）确保读写数据传输完整性
- 读写EDC开/关模式
- 低功耗模式
- EDC引脚上的RDQS模式
- 带读出功能的片上温度传感器
- 自动温度传感器控制自刷新速率
- 数字RAS锁定
- 用于识别的厂商ID、FIFO深度和密度信息字段
- 通过MF引脚实现镜像功能
- 通过SEN引脚实现边界扫描功能