LVDS47/48EVK

这种直通式LVDS评估板用于测量不同介质上的LVDS信号传输性能。可以在PCB走线、RJ45连接器和CAT5非屏蔽双绞线电缆或定制传输介质上评估单个LVDS通道。虽然板上使用了LVDS四路驱动器和接收器，但它们可以代表大多数国家半导体公司LVDS器件的标准LVDS输入/输出特性。我们还可以使用DS90LV047A/048A来代表3V通道链路和3V FPD链路器件的LVDS输入/输出特性。

低压差分信号（LVDS）评估印刷电路板（PCB）的目的是展示LVDS技术在短PCB互连以及不同长度RJ45电缆上的线路驱动能力。还提供了单独的驱动器和接收器的测试点，用于单个线路驱动器或接收器的测试。评估套件的部件编号为LVDS47/48EVK。在本应用笔记中，使用了以下差分信号命名法：“Jx - 3”表示正信号，“Jx - 1”表示反相信号。在PCB上，正信号用“·₊”表示，反相信号在相邻的引脚头上，如下所示。

两个相邻的接地引脚用于单端查看正信号或反相信号。输入信号用“I”表示，接收器输出用“O”表示。

在这个简单的4层FR - 4 PCB上提供了五种不同的测试用例，每种情况分别描述。

LVDS通道#1A：LVDS线路驱动器 该测试通道为带有标准100欧姆差分终端负载的隔离驱动器提供测试点。在J5 - 1和J5 - 3的测试点提供驱动器输出的探测访问。驱动器输入信号（I1）在PCB底部用一个50欧姆的终端电阻（RT1）进行终端匹配。

LVDS通道#1B：LVDS接收器 该测试通道为隔离接收器提供测试点。接收器输入的终端选项可以是两个单独的50欧姆终端（RT5和RT6）（每条线接地），也可以是一个跨接在输入上的100欧姆电阻（差分）。第一种选项允许标准信号发生器接口。输入信号连接在测试点I5（R_IN - ）和I6（R_IN₊）。如果在接收器输出信号上使用50欧姆探头，还提供了一个串联453欧姆电阻（RS1）的PCB选项。默认设置是使用两个单独的50欧姆终端（RT5和RT6），不使用串联453欧姆电阻（RS1），以便使用高阻抗探头。接收器输出信号可以在测试点O1进行探测。

LVDS通道#2：PCB互连 该测试通道通过纯PCB互连将驱动器#2连接到接收器#2。在测试点J6 - 1和J6 - 3提供LVDS信号的测试点接口。驱动器输入信号（I2）在PCB底部用一个50欧姆的终端电阻（RT2）进行终端匹配。接收器输出信号可以在测试点O2进行探测。如果在接收器输出信号上使用50欧姆探头，还提供了一个串联453欧姆电阻（RS2）的PCB选项。默认设置是不使用串联453欧姆电阻，以便使用高阻抗探头。可以使用TEK P6247差分探头（带宽>1 GHz）直接在测试点J6 - 1和J6 - 3的LVDS信号上进行探测。该通道可用于分析LVDS信号，而不受电缆互连带宽限制的影响。

LVDS通道#3：电缆互连 该测试通道通过电缆互连将驱动器#3连接到接收器#3。在电缆的接收器输入侧提供测试点接口。驱动器输入信号（I3）在PCB底部用一个50欧姆的终端电阻（RT3）进行终端匹配。通过J7上的测试点探测LVDS信号。接收器输出信号可以在测试点O3进行探测。如果在接收器输出信号上使用50欧姆探头，还提供了一个串联453欧姆电阻（RS3）的PCB选项（见选项部分）。默认设置是不使用串联453欧姆电阻，以便使用高阻抗探头。可以使用TEK P6247差分探头（带宽>1 GHz）在测试点J7 - 1和J7 - 3的LVDS信号上进行差分探测。

LVDS通道#4：电缆互连 该测试通道也通过电缆互连将驱动器#4连接到接收器#4。在电缆的接收器输入侧提供测试点接口。驱动器输入信号（I4）在PCB底部用一个50欧姆的终端电阻（RT4）进行终端匹配。通过J8上的测试点探测LVDS信号。接收器输出信号可以在测试点O4进行探测。如果在接收器输出信号上使用50欧姆探头，还提供了一个串联453欧姆电阻（RS4）的PCB选项。默认设置是不使用串联453欧姆电阻，以便使用高阻抗探头。可以使用TEK P6247差分探头（带宽>1 GHz）在测试点J8 - 1和J8 - 3的LVDS信号上进行差分探测。该通道复制了通道#3，因此可用于时钟功能或电缆串扰测量。

评估PCB设计为直接适配CAT 5四对双绞线（8针）RJ45电缆。引脚分配、连接器以及电缆的电气/机械特性在以太网标准中定义。