温馨提醒：图片仅供参考，商品以实物为准
HYD8G16V4DC-B9A
HYD8G16V4DC-B9A
- 品牌名称
- HeYangTek(扬贺扬)
- 商品型号
- HYD8G16V4DC-B9A
- 商品编号
- C19272584
- 商品封装
- FBGA-96
- 包装方式
- 托盘
- 商品毛重
- 0.28克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | DDR SDRAM | |
| 存储器构架(格式) | DDR4 SDRAM | |
| 时钟频率(fc) | 1.333GHz | |
| 存储容量 | 8Gbit | |
| 工作电压 | 1.2V |
| 属性 | 参数值 | |
|---|---|---|
| 工作电流 | - | |
| 刷新电流 | - | |
| 工作温度 | 0℃~+95℃ | |
| 功能特性 | 写入均衡功能；自动自刷新；CRC功能；内置温度传感器；自动预充电功能；ZQ校准功能；异步复位功能；动态片上端接；数据掩码功能 |
商品概述
DDR4 SDRAM是一种高速动态随机存取存储器。对于x8 DRAM，其内部配置为16个存储体，分为4个存储体组，每个存储体组包含4个存储体；对于x16 DRAM，内部配置为8个存储体，分为2个存储体组，每个存储体组包含4个存储体。DDR4 SDRAM采用8n预取架构以实现高速操作，该架构与一个接口相结合，旨在在I/O引脚处每个时钟周期传输两个数据字。DDR4 SDRAM的单次读写操作包括在内部DRAM核心进行一次8n位宽、四个时钟的数据传输，以及在I/O引脚处进行八次相应的n位宽、半个时钟周期的数据传输。
对DDR4 SDRAM的读写操作是面向突发的，从选定位置开始，并按照编程序列持续进行8个突发长度或4个“截断”突发长度的操作。操作从激活命令的注册开始，随后是读或写命令。与激活命令同时注册的地址位用于选择要激活的存储体组和行（x8中BG0 - BG1、x16中BG0选择存储体组；BA0 - BA1选择存储体；A0 - A15选择行；更多详细信息请参考寻址部分）。与读或写命令同时注册的地址位用于选择突发操作的起始列位置，确定是否要发出自动预充电命令（通过A10），以及如果模式寄存器中启用，则“动态”选择BC4或BL8模式（通过A12）。
在正常操作之前，DDR4 SDRAM必须以预定义的方式上电并初始化。以下部分提供了有关设备复位和初始化、寄存器定义、命令描述和设备操作的详细信息。
商品特性
- 数据完整性：
- 通过DRAM内置TS实现自动自刷新（ASR）
- 自动刷新和自刷新模式
- DRAM访问带宽：
- 按存储体组划分的独立I/O门控结构
- 自刷新中止
- 精细粒度刷新
- 信号同步：
- 通过模式寄存器（MR）设置进行写电平校准
- 通过多用途寄存器（MPR）进行读电平校准
- 可靠性与错误处理：
- 命令/地址奇偶校验
- 数据总线写循环冗余校验（CRC）
- MPR读出
- 边界扫描（X16）
- 封装后修复
- 信号完整性：
- 内部VREFDQ训练
- 读前导码训练
- 降速模式
- 每个DRAM可寻址性
- 可配置的驱动强度（DS）以实现系统兼容性
- 可配置的片上终端（ODT）
- 数据总线反相（DBI）
- 通过外部ZQ焊盘（240 Ω ± 1%）进行ZQ校准以确保DS/ODT阻抗精度
- 节能与效率：
- 带有VDDQ终端的电源优化设计（POD）
- 命令/地址延迟（CAL）
- 最大节能
- 低功耗自动自刷新（LPASR）
- 可编程功能：
- 输出驱动器阻抗（34/48）
- 列地址选通（CAS）写延迟（9/10/11/12/14/16/18）
- 附加延迟（0/CL - 1/CL - 2）
- 片选（CS）到命令地址延迟（3/4/5/6/8）
- 命令地址奇偶校验延迟（4/5）
- 写恢复时间（10/12/14/16/18/20/24/22/26）
- 突发类型（顺序/交错）
- RTT PARK（34/40/48/60/80/120/240）
- RTT_NOM（34/40/48/60/80/120/240）
- RTT_WR（80/120/240）
- 读前导码（1T/2T）
- 写前导码（1T/2T）
- 突发长度（BL8/BC4/BC4或动态选择8）
- LPASR（手动：正常/降低/扩展，自动：TS）
- 选项：
- 速度等级（CL - TRCD - TRP）2：2666 Mbps / 19 - 19 - 19
- 温度范围（Tc）：商用级：0°C ~ 95°C
- VDD/VDDQ/VPP：1.2V / 1.2V / 2.5V
- 封装信息：无铅，符合RoHS标准且无卤