CY25403FSXC

CY25403和CY25423是三款PLL可编程扩频时钟发生器，用于降低高速数字电子系统中的电磁干扰（EMI）。三个PLL中有两个具备扩频能力。可通过控制引脚SSON开启或关闭扩频功能。 拥有三个PLL的优势在于，单个器件可从单个晶体或参考输入频率生成多达三个独立频率。通常，若要实现相同效果，设计中一般需要多达三个振荡器，而使用单个CY25403或CY25423即可。 该器件采用赛普拉斯专有的PLL和扩频时钟（SSC）技术来合成和调制输入时钟的频率。通过对时钟进行频率调制，可大幅降低基频和谐波频率下测得的EMI。辐射能量的降低显著降低了符合监管机构（EMC）要求的成本，并在不降低系统性能的前提下缩短了产品上市时间。 CY25403和CY25423使用工厂/现场可编程配置存储阵列，可对输出频率、频率选择选项、扩频特性（如扩频百分比和调制频率）、输出驱动强度和晶体负载电容进行定制。可使用CyberclocksTM软件或联系工厂对定制器件进行配置。 扩频百分比可编程为中心扩频或向下扩频，并支持多种扩频百分比。中心扩频范围为±0.125%至±2.50%，向下扩频范围为 - 0.25%至 - 5.0%。如有需要，可联系工厂获取更小或更大的扩频百分比。 CY25403和CY25423的输入可以是晶体或时钟信号。晶体的输入频率范围为8 MHz至48 MHz，时钟信号的输入频率范围为8 MHz至166 MHz。 CY25403和CY25423最多有三个时钟输出，每个输出有四个可能的输入源。有两条频率选择线FS(1:0)，可在三个PLL中的每个PLL中选择四组不同的频率。每个输出都有可编程的输出分频器选项。输出1有八种可能的分频值，输出2 - 3有四种可能的分频值，以实现最大的灵活性。2位或3位输出分频器可编程，可提供较宽的输出频率范围。 使用输出分频器切换频率时，输出无毛刺。如果时钟源为同一个PLL且分频值为2、3、4或6，则输出具有可预测的相位关系。 CY25403和CY25423是具有三个时钟输出的3 - PLL内存可编程扩频时钟发生器。

• 三个完全集成的锁相环（PLL）
• 输入频率范围：
  • 外部晶体：8至48 MHz
  • 外部参考：8至166 MHz时钟
• 宽工作输出频率范围：3至166 MHz
• 采用利盟（Lexmark）曲线，可编程扩频调制频率范围为30至120 kHz
• 中心扩频：±0.125%至±2.5%
• 向下扩频： - 0.25%至 - 5%
• 频率选择功能，可选择四种不同频率
• 低抖动、高精度输出
• 最多三个时钟输出
• 可编程输出驱动强度
• 频率切换时输出无毛刺
• 四种独立输出电压：3.3V、3.0V、2.5V和1.8V
• 8引脚SOIC封装
• 商业和工业温度范围
• 多个高性能PLL可合成不相关的频率
• 非易失性编程，可定制PLL频率、扩频特性、驱动强度、晶体负载电容和输出频率
• 两个具备扩频能力的PLL，采用利盟（Lexmark）曲线，最大程度降低EMI
• 扩频PLL可单独禁用或启用
• 可对PLL进行编程以进行系统频率裕量测试
• 满足复杂系统设计中的关键时序要求
• 能够轻松合成标准频率
• 适用于标准和低功耗系统

• 个人电脑
• 消费类产品
• 网络应用