CYV15G0403DXB-BGI

CYP(V)15G0403DxB 独立时钟四路 HOTLink II 收发器是一种点对点或点对多点通信模块，可用于通过各种高速串行链路（如光纤、平衡和非平衡铜传输线）传输数据。信号速率可以在每个串行链路的 195 到 1500 MBaud 范围内。每个通道独立运行，具有自己的参考时钟，从而实现不同的速率。每个发送通道接受输入寄存器中的并行字符，对每个字符进行编码以进行传输，然后将其转换为串行数据。每个接收通道接受串行数据并将其转换为并行数据，解码数据为字符，并将这些字符呈现给输出寄存器。

CYW15G0403DxB 的工作范围为 195 到 1540 MBaud，包括以 1536 MBaud 和 768 MBaud 的 OBSAI RP3 数据速率运行。

CYV15G0403DxB 满足 SMPTE-259M 和 SMPTE-292M 合规性，符合 SMPTE EG34-1999 病理测试要求。

作为第二代 HOTLink 设备，CYP(V)(W)15G0403DxB 通过提高集成水平和更快的数据速率扩展了 HOTLink 系列，同时保持与其它 HOTLink 设备的串行链路兼容性（数据、命令和 BIST）。CYP(V)(W)15G0403DxB 四路 HOTLink II 的发送 (Tx) 部分由四个独立的字节宽通道组成。每个通道可以接受 8 位数据字符或预编码的 10 位传输字符。数据字符可以从发送输入寄存器传递到集成的 8B/10B 编码器，以改善其串行传输特性。然后对这些编码字符进行串行化，并以 10 倍或 20 倍于该通道输入参考时钟的比特率从双正 ECL (PECL) 兼容差分传输线驱动器输出。

CYP(V)(W)15G0403DxB 四路 HOTLink II 的接收 (Rx) 部分由四个独立的字节宽通道组成。每个通道从两个 PECL 兼容差分线路接收器之一接收串行比特流，并使用完全集成的时钟和数据恢复 PLL，恢复重建数据所需的时序信息。每个恢复的比特流被反串行化并构建为字符，8B/10B 解码，并检查传输错误。恢复的解码字符随后被写入内部弹性缓冲器，并呈现给目标主机系统。

对于在并行接口处呈现外部编码或混淆数据的系统，可以绕过集成的 8B/10B 编码器/解码器。

并行 I/O 接口可以配置为多种时钟形式，以提供最高的系统架构灵活性。除了使用本地参考时钟对发送路径进行时钟控制外，接收接口还可以配置为相对于恢复的时钟或本地参考时钟呈现数据。

每个发送和接收通道包含独立的 BIST 模式生成器和校验器。此 BIST 硬件允许对每个发送和接收部分以及互连链路中的高速串行数据路径进行高速测试。

CYP(V)(W)15G0403DxB 是端口应用的理想选择，在每个通道上需要不同的数据速率和串行接口标准。一些应用包括多协议路由器、聚合设备和交换机。

• 多协议路由器
• 汇聚设备
• 交换机