我的订单购物车(0)联系客服帮助中心供应商合作嘉立创产业服务群
领券中心备货找料立推专区爆款推荐TI订货PLUS会员BOM配单工业品PCB/SMT面板定制
预售商品
CYW15G0401DXB-BGXC实物图
  • CYW15G0401DXB-BGXC商品缩略图

温馨提醒:图片仅供参考,商品以实物为准

CYW15G0401DXB-BGXC

CYW15G0401DXB-BGXC

商品型号
CYW15G0401DXB-BGXC
商品编号
C19114184
商品封装
L2BGA-256(27x27)​
包装方式
托盘
商品毛重
1克(g)

商品参数

暂无内容图标

参数完善中

商品概述

CYP(V)15G0401DXB[1] 四路 HOTLinkII 收发器是一种点对点或点对多点通信模块,允许通过高速串行链路(光纤、平衡和非平衡铜质传输线)传输数据,每条串行链路的信号速率范围为 195 至 1500 MBaud。 CYW15G0401DXB[1] 的工作速率为 195 至 1540 MBaud,其中包括以 1536 MBaud 和 768 MBaud 的 OBSAI RP3 数据速率运行。 CYV15G0401DXB 符合 EG34 - 1999 病理测试要求中的 SMPTE 259M 和 SMPTE 292M 标准。 每个器件中的多个通道可以组合使用,以便在长距离传输宽总线数据时,无需过多考虑时钟相位偏移或链路延迟。每个发送通道在输入寄存器中接收并行字符,对每个字符进行编码以便传输,并将其转换为串行数据。每个接收通道接收串行数据并将其转换为并行数据,将数据解码为字符,并将这些字符送至输出寄存器。 作为第二代 HOTLink 器件,CYP(V)(W)15G0401DXB 通过更高的集成度和更快的数据速率扩展了 HOTLink 系列,同时保持与其他 HOTLink 器件的串行链路兼容性(数据、命令和 BIST)。CYP(V)(W)15G0401DXB 四路 HOTLink II 的发送 (TX) 部分由四个字节宽的通道组成,这些通道可以独立运行,也可以绑定在一起形成更宽的总线。每个通道可以接收 8 位数据字符或预编码的 10 位传输字符。数据字符从发送输入寄存器传送到嵌入式 8B/10B 编码器,以改善其串行传输特性。然后,这些编码后的字符被串行化,并通过双正 ECL (PECL) 兼容差分传输线驱动器以输入参考时钟 10 倍或 20 倍的比特率输出。 CYP(V)(W)15G0401DXB 四路 HOTLink II 的接收 (RX) 部分由四个字节宽的通道组成,这些通道可以独立运行,也可以同步绑定以获得更高的带宽。每个通道从两个 PECL 兼容差分线路接收器之一接收串行比特流,并使用完全集成的 PLL 时钟同步器恢复数据重建所需的时序信息。每个恢复的串行流被反序列化并帧化为字符,进行 8B/10B 解码,并检查传输错误。恢复的解码字符随后被写入内部弹性缓冲器,并提供给目标主机系统。对于在并行接口处提供外部编码或加扰数据的系统,可以绕过集成的 8B/10B 编码器/解码器。 对于使用宽度超过单字节总线的系统,四个独立的接收路径可以绑定在一起,以便通过两个字节宽 (16 位) 的路径或所有四个字节 (32 位) 同步传输数据。多个 CYP(V)(W)15G0401DXB 器件可以绑定在一起,以提供宽度超过 32 位的总线同步传输。 并行 I/O 接口可以配置为多种时钟模式,以在系统架构中提供最高的灵活性。除了为发送路径提供时钟外,接收接口还可以配置为相对于恢复时钟或本地参考时钟提供数据。 每个发送和接收通道都包含一个独立的 BIST 模式发生器和检查器。此 BIST 硬件允许对每个收发器中的高速串行数据路径进行全速测试。

商品特性

  • 第二代 HOTLink 技术
  • 符合多项标准 — ESCON、DVB - ASI、光纤通道和千兆以太网 (IEEE802.3z) — 符合 CPRI 标准 — CYW15G0401DXB 符合 OBSAI - RP3 标准 — CYV15G0401DXB 符合 SMPTE 259M 和 SMPTE 292M 标准 — 8B/10B 编码或 10 位未编码数据
  • 四路通道收发器的串行数据速率为 195 至 1500 MBaud — CYW15G0401DXB 的工作速率为 195 至 1540 MBaud — 总吞吐量为 12 Gbits/秒
  • 可选奇偶校验/生成
  • 可选多通道绑定选项 — 四个 8 位通道 — 两个 16 位通道 — 一个 32 位通道 — 支持 N x 32 位通道(芯片间)
  • 支持多字节偏移的偏斜对齐
  • 可选输入/输出时钟选项
  • 多帧接收成帧器 — 比特和字节对齐 — 逗号或完整 K28.5 检测 — 用于字节对齐的单字节或多字节成帧器 — 低延迟选项
  • 同步 LVTTL 并行接口
  • 接收路径中可选弹性缓冲器
  • 发送路径中可选相位对齐缓冲器
  • 内部锁相环 (PLL),无需外部 PLL 组件
  • 每个通道有双差分 PECL 兼容串行输入 — 内部直流恢复
  • 每个通道有双差分 PECL 兼容串行输出 — 针对 50Ω 传输线进行源匹配 — 无需外部偏置电阻 — 信号速率控制的边沿速率
  • 与以下设备兼容 — 光纤模块 — 铜缆 — 电路板走线
  • JTAG 边界扫描
  • 内置自测试 (BIST),用于全速链路测试
  • 每通道链路质量指示器 — 模拟信号检测 — 数字信号检测
  • 典型情况下,3.3V 供电时功耗低至 2.5W
  • 单 3.3V 电源
  • 256 球热增强型 BGA
  • 提供无铅封装选项
  • 0.25μ BiCMOS 技术

数据手册PDF