温馨提醒：图片仅供参考，商品以实物为准

LMK04228NKDR

具有双环路PLL的超低噪声且符合JESD204B标准的时钟抖动清除器

SMT扩展库SMT补贴嘉立创PCB免费打样

描述: LMK04228 具有双环 PLL 的超低噪声时钟抖动消除器
品牌名称: TI(德州仪器)
商品型号: LMK04228NKDR
商品编号: C1849247
商品封装: WQFN-64-EP(9x9)
包装方式: 编带
商品毛重: 0.001克(g)

商品参数

商品概述

LMK04228器件是支持JEDEC JESD204B且具有高性能的时钟调节器。 PLL2可以配置14个时钟输出以驱动7个JESD204B转换器或其他逻辑器件（使用器件和SYSREF时钟）。SYSREF可以通过直流和交流耦合提供。不只是JESD204B应用，14个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。 LMK04228既具有出色的性能，又具有多种特性，如功率和性能均衡调节、双VCO、保持模式和可根据输出调节的模拟和数字延迟，是提供灵活的高性能时钟树的理想器件。 PLL1：多达3个冗余输入时钟–自动和手动切换模式，无中断切换和LOS，集成低噪声晶体振荡器电路，输入时钟丢失时采用保持模式。 PLL2：标准[1Hz] PLL本底噪声为 - 224dBc/Hz，相位检测器频率高达155MHz，OSCin倍频器，两个集成低噪声VCO，50%占空比输出分配，1至32（偶数和奇数），精密数字延迟，25ps步长模拟延迟，多模式：双PLL或单PLL，工业温度范围： - 40°C至85°C，3.15V至3.45V工作电压。

商品特性

JEDEC JESD204B支持
超低RMS抖动
156fs RMS抖动（12kHz至20MHz）
245fs RMS抖动（100Hz至20MHz）
245.76MHz时具有–162.5dBc/Hz本底噪声
PLL2提供多达14个差动器件时钟
多达7个SYSREF时钟
最高时钟输出频率：1.25GHz
PLL2提供LVPECL、LVDS可编程输出
PLL1提供缓冲的VCXO或晶体输出，LVPECL、LVDS、2xLVCMOS可编程输出
双环路PLLatinum™锁相环(PLL)架构

应用领域

无线基础设施
数据转换器时钟
网络、SONET/SDH、DSLAM

优惠活动

购买数量

(2000个/圆盘，最小起订量 1 个)

个

起订量：1 个2000个/圆盘

总价金额：

￥ 0.00

近期成交0单

	属性	参数值
	商品目录	时钟发生器/频率合成器/PLL
	最大输出频率	1.25GHz
	工作电压	3.15V~3.45V

	属性	参数值
	输出通道数	14
	工作温度	-40℃~+85℃
	时钟/振荡器	外置