NDL18PFH-8KIT
1Gb (x8) DDR3/3L同步动态随机存取存储器 (1600)
- 描述
- 1Gb DDR3/3L SDRAM是一款高速动态随机存取存储器，内部配置为八个bankDRAM。使用8n预取架构实现高速操作。
- 品牌名称
- Insignis
- 商品型号
- NDL18PFH-8KIT
- 商品编号
- C17690136
- 商品封装
- FBGA-78(8x10.5)
- 包装方式
- 托盘
- 商品毛重
- 0.562克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 同步动态随机存取内存(SDRAM) |
| 属性 | 参数值 | |
|---|---|---|
| 功能特性 | 自动预充电；自动重置；自动刷新；高速时钟同步 |
商品概述
1Gb双数据速率3（DDR3/3L）SDRAM采用双数据速率架构，可实现高达1600Mb/秒/引脚的高速双数据速率传输，适用于一般应用。它内部配置为八组DRAM。1Gb芯片组织为16Mbit x 8个I/O x 8组器件。这些同步器件可实现高达1600Mb/秒/引脚的高速双数据速率传输，适用于一般应用。该芯片设计符合所有DDR3L DRAM关键特性，包括与DDR3完全向后兼容。所有控制和地址输入与一对外部提供的差分时钟同步，输入在差分时钟的交叉点（CK上升和CK#下降）锁存。所有I/O以源同步方式与差分DQS对同步。这些器件使用单一的+1.35V -0.067V/+0.1V电源供电，采用BGA封装。DDR3L SDRAM是一种高速动态随机存取存储器，内部配置为八组DRAM。DDR3L SDRAM采用8n预取架构以实现高速操作。8n预取架构与接口相结合，旨在在I/O引脚每个时钟周期传输两个数据字。DDR3L SDRAM的单次读写操作包括在内部DRAM核心进行一次8n位宽、四个时钟的数据传输，以及在I/O引脚进行两次相应的n位宽、半个时钟周期的数据传输。对DDR3L SDRAM的读写操作是突发式的，从选定位置开始，并按照编程序列以八个突发长度或四个“截断”突发长度继续。操作从激活命令的注册开始，随后是读或写命令。与激活命令同时注册的地址位用于选择要激活的组和行（BA0 - BA2选择组；A0 - A13选择行）。与读或写命令同时注册的地址位用于选择突发操作的起始列位置，确定是否要发出自动预充电命令（通过A10），并在模式寄存器中启用时“动态”选择BC4或BL8模式（通过A12）。在正常操作之前，DDR3L SDRAM必须以预定义的方式上电并初始化。以下部分提供了有关器件复位和初始化、寄存器定义、命令描述和器件操作的详细信息。
商品特性
- 符合JEDEC标准
- 电源：VDD和VDDQ = +1.35V
- 向后兼容VDD和VDDQ = +1.5V ± 0.075V
- 工作温度范围：
- 扩展测试（ET）：TC = 0 ~ 95°C
- 工业级（IT）：TC = -40 ~ 95°C
- 支持JEDEC时钟抖动规范
- 完全同步操作
- 快速时钟速率：800MHz
- 差分时钟，CK和CK#
- 双向差分数据选通
- DQS和DQS#
- 8个内部组，可并发操作
- 8n位预取架构
- 流水线内部架构
- 预充电和主动掉电
- 可编程模式和扩展模式寄存器
- 附加延迟（AL）：0、CL - 1、CL - 2
- 可编程突发长度：4、8
- 突发类型：顺序/交错
- 输出驱动器阻抗控制
- 平均刷新周期：
- 8192周期/64ms（在 -40°C ≤ Tc ≤ +85°C时为7.8us）
- 8192周期/32ms（在 +85°C ≤ Tc ≤ +95°C时为3.9us）
- 写电平校准
- ZQ校准
- 动态ODT（Rtt_Nom和Rtt_WR）
- 符合RoHS标准
- 自动刷新和自刷新
- 78球8×10.5×1.0mm FBGA封装 - 无铅和无卤素