DS2188S+TR

DS2188 T1/CEPT抖动衰减器芯片包含一个128×2位缓冲器，该缓冲器与外部4倍晶体配合使用，用于衰减时钟和数据中存在的输入抖动。该器件符合所有最新适用规范，包括TR 62411（Accunet* T1.5服务描述和接口规范，1990年12月）、TR - TSY - 000170（数字交叉连接系统要求和目标，1985年11月）以及CCITT建议G.735和G.742中规定的规范。DS2188与DS2180A T1/ISDN基群速率收发器和DS2181A CEPT收发器兼容，并且是DS2187 T1/CEPT接收线路接口和DS2186 T1/CEPT发送线路接口的配套器件。它还可以与DS2190 T1网络接口单元配合使用。

RCLK输入被馈送到一个128×2位FIFO，在那里它驱动正（RPOS）和负（RNEG）数据的写指针。FIFO的读指针和RRCLK是通过将连接到XTAL1和XTAL2的晶体频率除以4来生成的。晶体的频率由DPLL调整到RCLK的长期平均频率。只要RCLK处存在的抖动小于120个单位间隔峰 - 峰值（UIpp），那么FIFO缓冲器将能够吸收输入抖动，并将根据TR 62411（1990年12月）进行衰减。在这种情况下，BL（缓冲器限制）引脚将保持低电平。图1和图2展示了DS2188抖动衰减器的性能。

如果输入抖动的偏移大于120 UIpp，则调整晶体以跟踪输入信号的短期频率变化，从而不会丢失数据。这种调整是通过将4倍晶体频率除以3%或4%而不是4来实现的。当输入抖动大于120 UIpp时，BL引脚将变为高电平。当输入抖动回到小于120 UIpp时，BL引脚将回到低电平。

DS2188中的抖动衰减器可以通过将DJA引脚拉高来禁用。当抖动衰减器被禁用时，FIFO被旁路，RCLK、RPOS和RNEG处接收到的抖动将通过DS2188传递到RRCLK、RRPOS和RRNEG。在这种情况下，BL引脚没有意义，并且XTAL OUT将与RRCLK不同步。

图3至图5展示了如何将DS2188与达拉斯半导体的其他T1和CEPT线路接口部件一起使用。图3展示了如何在接收路径中与DS2187接收线路接口一起使用DS2188。图4展示了如何在发送路径中与DS2186发送线路接口一起使用DS2188。

DS2188上的缓冲器大小可以通过BDS引脚配置为128位或32位。如果BDS引脚接地，则缓冲器深度将为128位，因此可以处理高达120 UIpp的输入抖动，而不会失去其完全衰减能力，如概述中所述。如果BDS引脚接高电平，则缓冲器深度缩短至32位。在这种配置下，DS2188可以处理高达28 UIpp的输入抖动，而不会失去其完全抖动衰减能力。在吞吐量延迟至关重要的应用中，或者在已经有32位缓冲空间的现有应用中，用户可能希望将缓冲器大小限制为32位。

DS2188上的缓冲器在加电时会自动居中。用户可以通过RST引脚按需重新居中128位（或32位）缓冲器。DS2188上的RST引脚是负边沿触发的。当该引脚从高电平转变为低电平时，缓冲器将重新居中。在DS2188运行期间，RST引脚可以保持高电平或低电平；只有负向信号才会启动重新居中操作。在大多数情况下，对DS2188进行复位会破坏当前正在通过缓冲器的数据。

DS2188必须在XTAL1和XTAL2引脚上连接一个晶体。对于T1环境，该晶体的频率应为6.176 MHz。对于CEPT环境，该晶体的频率应为8.192 MHz。表2列出了一些建议与DS2188一起使用的晶体制造商。此外，有关更多信息，请参阅DS2188应用笔记“高于E1速度的操作”。

• 衰减T1或CEPT线路中存在的时钟和数据抖动
• 符合TR62411、TR - TSY - 000170、G.735和G.742中规定的抖动衰减模板
• 仅需一个外部组件；可以是6.176 MHz（T1）或8.192 MHz（CEPT）晶体
• 可选128位或32位的缓冲器大小
• 抖动衰减功能易于禁用
• 单+5V电源；采用低功耗CMOS技术
• 提供16引脚DIP和16引脚SOIC（DS2188S）封装
• 与DS2186发送线路和DS2187接收线路接口配套使用