CD40103BE21

RCA-CD40102B和CD40103B由一个8级同步递减计数器组成，具有单个输出，当内部计数为零时该输出有效。CD40102B配置为两个级联的4位BCD计数器，而CD40103B包含一个单个的8位二进制计数器。每种类型都有控制输入，用于启用或禁用时钟、将计数器清零到最大计数以及同步或异步预设计数器。所有控制输入和进位输出/零检测输出均为低电平有效逻辑。在正常操作中，计数器在时钟的每个正跳变时递减一个计数。当进位输入/计数器使能（CI/CE）输入为高电平时，计数被禁止。如果CI/CE输入为低电平，当计数达到零时，进位输出/零检测（CO/ZD）输出变为低电平，并在一个完整的时钟周期内保持低电平。当同步预设使能（SPE）输入为低电平时，无论Cl/CE输入的状态如何，JAM输入的数据都会在时钟的下一个正跳变时被时钟输入到计数器中。当异步预设使能（APE）输入为低电平时，无论SPE、Cl/CE或时钟输入的状态如何，JAM输入的数据都会被异步强制输入到计数器中。JAM输入JO - J7对于CD40102B表示两个4位BCD字，对于CD40103B表示一个单个的8位二进制字。当清零（CLR）输入为低电平时，无论其他任何输入的状态如何，计数器都会被异步清零到其最大计数（CD40102B为99₁₀，CD40103B为255₁₀）。控制输入之间的优先级关系在真值表中给出。如果在计数为零时，除Cl/CE之外的所有控制输入都为高电平，计数器将跳转到最大计数，给出一个长度为100或256个时钟脉冲的计数序列。CD40102B和CD40103B可以使用CI/CE输入和CO/ZD输出进行级联，以同步或纹波模式进行，如图21和22所示。CD40102B和CD40103B有16引脚密封双列陶瓷封装（D和F后缀）、16引脚双列塑料封装（E后缀）、16引脚陶瓷扁平封装（K后缀）以及芯片形式（H后缀）。

• 同步或异步预设
• 中速操作：典型时钟频率为3.6 MHz（VDD = 10V时）
• 可级联
• 100% 测试静态电流（20V下）
• 最大输入电流为1 μA（18V，全封装温度范围）；100 nA（123°C和250°C）
• 噪声容限（全封装温度范围）：约1V（VDD = 5V），2V（VDD = 10V），2.5V（VDD = 15V）
• 标准化、对称的输出特性
• 5V、10V和15V参数评级
• 满足JEDEC暂行标准No.13A的所有要求，即“B系列CMOS器件标准规范”

• 分频计数器（除N计数器）
• 可编程定时器
• 中断定时器
• 周期/程序计数器