IS31CS8968AG-LQLS2

IS31CS8968A 是一款具有广泛外设的通用微控制器，适用于多种应用。CPU 基于增强型 1 周期 8051 核心，速度相当于传统 12T 8051 的十倍。片上总内存包括 6KB SRAM 和总共 128KB 的嵌入式闪存，这部分闪存可用作程序存储器，并且其中一部分可用作数据闪存。8051 核心内置了 T0/T1/T2 定时器、24 位 T3 定时器和 30 位看门狗定时器。CPU 核心还嵌入了全双工 UART 端口、一个二进制补码主/从控制器和一个纯二进制补码从控制器，最多支持 42 个 GPIO 引脚。

时钟设置的灵活性包括精度偏差为 ±2% 的片上精密振荡器、慢速内部 100KHz 振荡器、外部 4MHz 至 24MHz 晶体振荡器或超低功耗精密实时时钟 (RTC)。未使用的时钟源可以禁用或用作 GPIO 引脚以优化系统。时钟选择与灵活的电源管理方案相结合，包括 PMM、IDLE、STOP 和 SLEEP 模式，以平衡 CPU 速度和功耗。

其他片上外设包括一个 SPI 控制接口、一个二进制补码主/从控制器和一个纯二进制补码从控制器，以及具有 6 个捕获/比较/PWM 模块的可编程计数器阵列 (PCA)。

模拟外设包括高性能 12 位模数转换器 (ADC)，转换时间为 4 微秒，4 个具有可编程阈值电平的模拟比较器，以及 10 位电压输出数模转换器 (VDAC)。

内置的可编程 CEC（消费电子控制）控制器允许用户轻松控制其环境中的各种音视频产品。

IS31CS8968A 还包括符合 CAN2.0A/B 和 CAN OPEN 规范的 CAN 总线控制器。它支持标准 11 位和 29 位标识模式。CAN 接收路径包含 4 个用于 ID 过滤的接收滤波器和一个参数化的 FIFO（与 CPU SRAM 存储共享）用于接收消息缓冲。发送路径包括一个专用的发送消息缓冲区和三个调度消息缓冲区。调度消息可用于无需 CPU 干预的周期性消息传递，具有可编程的时间间隔和优先级。CAN 控制器支持带有自动恢复功能的正常操作模式，符合 CAN 总线错误处理标准。它还支持仅监听模式和测试模式，后者允许对 CAN 功能进行外部回环测试。

IS31CS8968A 还提供了一种灵活的闪存编程方式，支持 ISP 和 IAP。闪存内容丢失的保护通过硬件实现。关键寄存器也有访问限制，并且有低电源电压检测功能，使 IS31CS8968A 在恶劣环境下也能可靠运行。基于复杂的写入命令和 ISP 命令，代码安全性极高。片上断点处理器也允许轻松集成调试环境，可以与 ISP 结合使用。

IS31CS8968A 的目标应用领域包括 LCD/PDP 电视、LCD 显示器、汽车音频系统、家用电器以及其他嵌入式应用。

• 液晶/等离子电视
• 液晶监视器
• 家用电器
• 其他嵌入式应用