AD9544/PCBZ

AD9544的10个时钟输出可与多达四个输入参考信号中的任意一个同步。数字锁相环（DPLL）可降低与外部参考信号相关的时序抖动。即使所有参考输入均失效，数控环路和保持电路仍能持续生成低抖动输出信号。 AD9544采用48引脚LFCSP（7mm x 7mm）封装，工作温度范围为-40℃至+85℃。

• 双DPLL可同步1 Hz至750 MHz的物理层时钟，为噪声参考信号提供抖动清理和频率转换功能
• 符合ITU-T G.8262和Telcordia GR-253标准
• 支持Telcordia GR-1244、ITU-T G.812、G.813、G.823、G.824和G.825标准
• 可对低至50 ppb的频率偏差进行连续频率监测和参考验证
• 两个DPLL均采用24位分数分频器，具有24位可编程模数
• 可编程数字环路滤波器带宽：10^-4 Hz至1850 Hz
• 具备自动和手动保持及参考切换功能，可实现零延迟、无中断或相位建立操作
• 支持基于优先级的可编程参考切换，具备手动、自动恢复和自动非恢复模式
• 5对时钟输出引脚，每对可作为差分LVDS/HCSL/CML输出，或作为2个单端输出（1 Hz至500 MHz）
• 2个差分或4个单端输入参考信号
• 交叉点多路复用器可将参考输入连接至PLL
• 支持嵌入式（调制）输入/输出时钟信号
• 具备快速DPLL锁定模式
• 可将晶体谐振器或晶体振荡器的低相位噪声与TCXO或OCXO的频率稳定性和精度相结合
• 支持外部EEPROM进行自主初始化
• 采用单1.8 V电源供电，内置稳压功能
• 内置温度监测/报警和温度补偿功能，可增强零延迟性能

• SyncE和GPS同步及抖动清理
• 光传输网络（OTN）、SDH以及宏基站和小基站
• 具备抖动清理功能的OTN映射/解映射
• 小型基站时钟，包括基带和射频
• 二级、三级增强型和三级保持、抖动清理和相位瞬态控制
• 支持JESD204B，用于模数转换器（ADC）和数模转换器（DAC）时钟
• 电缆基础设施
• 运营商以太网