9DBU0241AKLF

9DBU0241集成了输出端接电阻，提供Z₀ = 100欧姆的阻抗，可直接连接到100欧姆的传输线。该器件有两个用于时钟管理的输出使能端。

• 2个1 - 167MHz低功耗（LP）HCSL差分对，ZO = 100Ω
• 可直接连接到100Ω传输线；与标准HCSL输出相比，节省8个电阻
• 在PLL模式下典型功耗为35mW；消除热问题
• 支持扩频（SS）；可使用扩频技术降低EMI
• 使能端（OE#）引脚；支持差分对电源管理
• 兼容HCSL的差分输入；可由常见时钟源驱动
• 可通过SMBus选择功能；针对应用优化信号完整性：每个输出的压摆率、差分输出幅度
• 可通过引脚/SMBus选择PLL带宽和PLL旁路；针对应用优化PLL
• 输出在PLL锁定前被阻塞；实现系统干净启动
• 器件包含默认配置；无需SMBus接口即可控制器件
• 3.3V耐压的SMBus接口可与旧版控制器配合使用
• 采用节省空间的24引脚4x4mm VFQFPN封装；占用最小的电路板空间

• 1.5V PCIe Gen1 - 2 - 3零延迟/扇出缓冲器（ZDB/FOB）