EM68C16CWQG-25IH

EM68C16C是一款高速CMOS第二代双倍数据速率同步动态随机存取存储器，容量为1024兆位，数据输入/输出宽度为16位。其内部配置为8个存储体，采用8个存储体×8兆位地址×16位输入/输出的结构。该器件设计符合DDR2 DRAM的关键特性，例如带附加延迟的CAS#发布、写入延迟等于读取延迟减1、片外驱动器阻抗调整以及片上终端。

所有控制和地址输入均与一对外部提供的差分时钟同步。输入信号在差分时钟的交叉点被锁存。所有输入/输出操作均以源同步方式，与一对双向选通脉冲同步。地址总线以行地址选通与列地址选通复用方式，用于传输行、列和存储体地址信息。访问操作始于存储体激活命令的注册，随后是读取或写入命令。对DDR2 SDRAM的读写访问以4位或8位突发为导向；访问从选定位置开始，并按编程顺序在编程数量的位置继续。以交错方式操作八个存储体，可实现比标准DRAM更高的随机访问速率。可启用自动预充电功能，以在突发序列结束时启动自定时的行预充电。根据突发长度、列地址选通延迟和器件速度等级，可实现连续且无间隙的数据速率。

在正常操作之前，DDR2 SDRAM必须初始化。

DDR2 SDRAM必须按预定方式上电和初始化。采用规定以外的操作程序可能导致未定义的操作。

上电和初始化需遵循以下序列：

1. 施加电源，并尝试将时钟使能保持在低于0.2×VDDQ的电平，同时将片上终端保持在低状态（所有其他输入可未定义）。VDD电压上升时间，即从VDD从300毫伏上升至VDD最小值的时间，必须不超过200毫秒；且在VDD电压上升期间，|VDD - VDDQ| ≤ 0.3V。

• 符合JEDEC标准
• JEDEC标准1.8V输入/输出
• 电源：VDD 与 VDDQ = +1.8V ± 0.1V
• 工业级温度：TC = -40 ~ 95℃
• 支持JEDEC时钟抖动规范
• 完全同步操作
• 快速时钟速率：333/400/533 MHz
• 差分时钟，CK与CK#
• 双向单端/差分数据选通 - DQS与DQS#
• 8个内部存储体用于并发操作
• 4位预取架构
• 内部流水线架构
• 预充电与激活省电模式
• 可编程模式与扩展模式寄存器
• 发布的CAS#附加延迟：0, 1, 2, 3, 4, 5, 6
• 写入延迟 = 读取延迟 - 1个时钟周期
• 突发长度：4或8
• 突发类型：顺序/交错
• 延迟锁定环使能/禁用
• 片外驱动器
• 阻抗调整
• 可调数据输出驱动强度
• 片上终端
• 符合RoHS标准
• 自动刷新与自刷新
• 8192个刷新周期/64毫秒 - 平均刷新周期
• 7.8微秒 @ -40℃ ≤ TC ≤ +85℃
• 3.9微秒 @ +85℃ < TC ≤ +95℃
• 84球，8×12.5×1.2毫米（最大）FBGA封装
• 无铅无卤