MC68882RC33A

MC68882浮点协处理器完全实现了IEEE二进制浮点算术标准（ANSI - IEEE标准754 - 1985），可与摩托罗拉M68000系列处理器配合使用。它是MC68881的升级版，引脚和软件兼容，优化后的接口性能是MC68881的1.5倍以上。它采用VLSI技术，为系统设计人员提供了物理设备中尽可能高的功能。

MC68882主要用作MC68020或MC68030 32位处理器单元（MPU）的协处理器，为主要MPU的整数处理能力提供了逻辑扩展。这种扩展是通过提供一个高性能的浮点运算单元和一组浮点数据寄存器来实现的，这些浮点数据寄存器类似于整数数据寄存器。MC68882的指令集是M68000系列其他成员的自然扩展，它支持M68000系列的所有寻址模式。由于M68000系列的总线接口灵活，MC68882可以与M68000系列的任何MPU设备一起使用，也可作为非M68000处理器的外设。

MC68882在以MC68020或MC68030为主处理器的系统中作为协处理器工作，通过M68000协处理器接口实现功能；在以MC68000、MC68008或MC68010为主处理器的系统中作为外围处理器工作。它利用M68000系列协处理器接口，以对程序员透明的方式扩展MC68020或MC68030的寄存器和指令集。M68000系列协处理器接口的基本目标是为程序员提供基于MC68020或MC68030和MC68882顺序执行指令的执行模型，但为了实现最佳性能，协处理器接口允许MC68882与MC68020或MC68030尽可能并发操作。为了简化程序员的模型，协处理器接口设计为尽可能模拟MC68020或MC68030与MC68882之间的非并发操作。

MC68882是一种非DMA类型的协处理器，使用MC68020或MC68030支持的通用协处理器接口的子集。主处理器和MC68882通过标准的M68000总线周期进行通信，通信不依赖于单个设备的架构，主处理器和MC68882可以以不同的时钟速度运行。MC68882指令使用主处理器提供的寻址模式，所有有效地址由主处理器在协处理器的请求下计算，所有数据传输由主处理器在MC68882的请求下执行。重叠（并发）指令执行在保持程序员顺序指令执行模型的同时提高了吞吐量，MC68882检测到需要陷阱处理的异常时由主处理器处理，通过FSAVE和FRESTORE指令支持虚拟内存/虚拟机系统，一个系统中最多可同时存在八个协处理器，允许多个相同类型的协处理器，系统可以在不重新组装或重新链接用户软件的情况下对MC68882进行软件仿真。

MC68882是一款高性能浮点设备，设计作为协处理器与MC68020或MC68030接口。该设备完全支持MC68020或MC68030虚拟机架构，采用摩托罗拉的低功耗、小几何尺寸HCMOS工艺实现，该工艺允许CMOS和HMOS（高密度NMOS）门电路组合在同一设备上。

• 八个通用浮点数据寄存器，支持完整的80位扩展精度实数数据格式（64位尾数加1位，以及15位有符号指数）
• 一个67位算术单元，可进行非常快速的计算，中间精度高于扩展精度格式
• 一个67位桶形移位器，用于高速移位操作（如归一化等）
• 用于二进制实内存操作数与内部扩展格式之间高速转换的专用硬件
• 减少协处理器接口硬件以提高吞吐量
• 四十六条指令，包括35条算术运算指令
• 完全符合IEEE 754标准，包括所有要求和建议
• 支持IEEE标准定义的函数，包括全套三角函数和超越函数
• 七种数据类型（字节、字和长字整数；单精度、双精度和扩展精度实数，以及压缩二进制编码十进制字符串实数）
• 片上ROM中提供二十四个常量，包括π、e和10的幂
• 虚拟内存/虚拟机操作
• 用于过程调用、上下文切换和中断处理的高效机制
• 与主处理器高效协同执行指令
• 同时执行多条浮点指令
• 可与任何主机处理器配合使用，支持8位、16位或32位数据总线