72V51256L6BB8

IDT72V51236/72V51246/72V51256多队列流量控制设备是单芯片器件，可在其中设置1至4个独立的FIFO队列。器件内的所有队列都有一个公共数据输入总线（写端口）和一个公共数据输出总线（读端口）。写入写端口的数据通过内部解复用操作被导向相应的队列，该操作由用户寻址。从读端口读取的数据通过内部复用操作从相应的队列中获取，同样由用户寻址。数据读写速度最高可达166MHz，访问时间为3.7ns。数据的写入和读取操作彼此完全独立，写端口可以选择一个队列，读端口可以选择不同的队列，或者两个端口可以同时选择相同的队列。 该器件分别为选择用于写操作和读操作的队列提供满标志和输出有效标志状态。此外，还为每个队列提供可编程的几乎满标志和可编程的几乎空标志。有两条4位可编程标志总线可用，可提供所有队列的状态，包括未被选择用于写或读操作的队列，这些标志总线为每个队列提供单独的标志。 该器件支持总线匹配，只要至少有一个端口为36位宽，任一端口可以是9位、18位或36位宽。使用总线匹配时，器件以小端模式确保数据吞吐量的逻辑传输。 当器件配置为36位输入和36位输出端口大小时，还提供数据包操作模式。数据包模式为用户提供一个标志输出，指示队列中何时有至少一个（或多个）数据包可供读取。数据包就绪标志为用户提供了一种标记通过队列传输的数据包开始和结束的方法。多队列设备随后为用户提供每个队列内部生成的数据包就绪状态。 用户在配置器件内的队列时具有完全的灵活性，可以对1至4个队列的总数进行编程，各个队列的深度相互独立。可编程标志位置也可由用户编程。所有编程均通过专用串行端口完成。如果用户不想对多队列设备进行编程，可选择默认选项，以预定方式配置设备。 该器件提供主复位和部分复位引脚。主复位会锁存所有配置设置引脚，必须在对器件进行编程之前执行。部分复位将重置单个队列的读写指针，前提是在部分复位时写端口和读端口都选择了该队列。 提供JTAG测试端口，该多队列流量控制设备具有功能齐全的边界扫描功能，符合IEEE 1149.1标准测试访问端口和边界扫描架构。

• 从以下存储密度选项中选择
• 可配置1至4个队列
• 可在主复位时从总可用内存池中以256x36为块配置队列
• 每个队列独立读写访问
• 可通过串行端口由用户编程
• 多队列设备默认配置
• 100%总线利用率，每个时钟周期都可读写
• 166MHz高速运行（周期时间6ns）
• 3.7ns访问时间
• 独立的活动队列标志（OV、FF、PAE、PAF、PR）
• 读写端口均有4位并行标志状态
• 提供多达4个队列的连续PAE和PAF状态
• 全局总线匹配（所有队列的输入总线宽度和输出总线宽度相同）
• 用户可选择的总线匹配选项
• 读端口支持FWFT操作模式
• 数据包操作模式
• 部分复位，清除单个队列中的数据
• 最多可并行扩展8个多队列设备
• JTAG功能（边界扫描）
• 采用256引脚PBGA封装，间距1mm，尺寸17mm x 17mm
• 高性能亚微米CMOS技术
• 有工业温度范围（-40℃至+85℃）可选