MC1229L

2输入或门的2×3阵列，主要用于数字系统中的数据处理。

• 正逻辑：直流输入负载系数：X、Y = 3；A、B、C = 2
• 正逻辑：直流输出负载系数 = 25
• 正逻辑：典型功耗 = 160 mW

• MC1029/MC1229数据分配器是一个2×3的2输入或门阵列。输入X和Y可用作控制输入，将输入A、B和C上的数据传输到引脚9、11和12上的输出，或传输到引脚4、3和2上的输出。此外，如果需要将数据分配到三个目标，输入X和Y可用于传输数据，A、B和C用作控制输入。该数据分配器采用负逻辑，即正或功能变为负与功能。数据在控制输入为低电平时进行传输。
• 数据分配器是逻辑系统的一部分如何进行分区以减少布线和封装数量的一个示例。图1展示了将数据从“A”寄存器传输到“B”寄存器选通或“C”寄存器选通所需的逻辑。图中显示了每个寄存器有六级，但可以构建任意所需长度的阵列。数据分配器在系统中的典型传播延迟为5.0 ns，允许通过分配选通快速传输数据。如果数据分配采用双轨方式而不是如图所示的单轨方式，则需要两倍数量的数据分配器。