9319DM/B

'19 和 '20 是高速计数器，具有十个解码的低电平有效输出。'19 具有标准 TTL 图腾柱输出，而 '20 具有用于线与应用的上拉电阻输出。通过向时钟输入施加十个脉冲，这些器件可提供 10 选 1 的顺序输出模式。通过使用外部反馈（硬连线或通过多路复用可编程），可以获得更短的序列。 '19 和 '20 是十进制移位计数器，具有低电平有效 10 选 1 解码输出。解码移位计数器技术提供十个相互排斥、无毛刺的输出。边沿触发计数器在时钟输入 (CP) 的每个低到高转换时递增。当时钟使能 (CE)、同步复位 (SR)、主复位 (MR) 为高电平时，器件通过时钟依次经过输出状态 Q0 - Q9。 高电平有效的计数使能 (CE) 输入与时钟进行门控，为方便布局可与时钟互换。CE 输入为低电平时会禁止时钟并停止计数器。将其中一个输出反馈到 CE 输入，器件将计数到该输出状态并停止，直到通过主复位进行复位。由于 CE 输入与 CP 输入进行门控，因此在 CP 为高电平时，CE 输入不能从低电平变为高电平。 低电平有效的同步复位 (SR) 用于响应时钟的低到高转换将计数器复位为零（使输出回到 Q0 状态）。通过将所需的最后一个输出连接到 SA 输入，可以获得“二”到“十”之间的任何序列。只要时钟频率保持恒定，这种截断序列的方法会产生一系列持续时间相等的脉冲。 主复位 (MR) 为低电平时会覆盖所有其他输入条件并将计数器复位为零。只要 MR 为低电平，所有输出都为高电平。当 MR 从低电平变为高电平时，零输出 (Q0) 变为低电平。这种 MR 与 Q0 输出的门控确保在序列发生器的第一个输出激活之前完成系统复位或初始化。对于低频应用（低于 1.0 MHz），MR 可代替 SR 用于截断计数序列。如果输入 CP 上升时间非常慢（超过 100 ns），应使用 MR 输入来复位计数器以避免误触发。这可以通过将下一个更高的输出反馈到 MR 引脚来实现。在完成所需序列后，下一个时钟脉冲将在 50 ns 内复位计数器并使能第一个输出。 '19 的输出是标准 TTL 图腾柱类型，可驱动多达十个标准 TTL 单位负载。'20 的输出是 DTL 上拉电阻类型，适用于需要线与连接的应用。

• 组合十进制计数器和 10 选 1 解码器
• 无毛刺、顺序 10 选 1 输出模式
• 非常适合多相时钟生成
• 可获得二到十之间的任何序列
• 高速时钟输入 - 典型值为 50 MHz
• 线与能力（仅 9320）