CDCE906-706PERFEVM

本用户指南解释了如何使用CDCE906/CDCE706性能评估模块，并提供了构建客户自有系统的指南。该设备焊接在电路板上以支持性能测量。设备已预编程（默认设置），但可通过并行端口重新编程以满足客户应用需求。还有另一个带插座的评估模块可用于样品编程。以下列出了可以使用CDCE906/CDCE706性能评估模块进行评估的四种设备：

• CDCE706（EEPROM，最大频率fmax = 300 MHz，工业温度范围）
• CDCE906（EEPROM，最大频率fmax = 167 MHz，商业温度范围）
• CDC706（ROM，最大频率fmax = 300 MHz，工业温度范围）
• CDC906（ROM，最大频率fmax = 167 MHz，商业温度范围） CDCE906和CDCE706的性能相同，但CDCE906的输出频率和工作温度范围有限。因此，本电路板使用CDCE706进行评估。该评估模块还可用于评估通用ROM版本的CDC906/CDC706，因为除了EEPROM功能外，其功能和性能与EEPROM版本的CDCE906/CDCE706相同。 CDCE906/CDCE706是目前最小且功能强大的PLL合成器/乘法器/除法器之一。尽管其物理外形小巧，但它是最灵活的。它能够从给定的输入频率产生几乎独立的输出频率。输入频率可以来自LVCMOS、差分输入时钟或单个晶体。可以通过SMBus数据接口控制器选择合适的输入波形。为了实现独立的输出频率，每个PLL的参考除法器M和反馈除法器N可以设置为M除法器从1到511，N除法器从1到4095的值。然后，PLL - VCO（压控振荡器）频率被路由到自由可编程的输出切换矩阵，可输出到六个输出端中的任意一个。切换矩阵包括一个额外的7位后置除法器（1到127）和每个输出的反相逻辑。深M/N除法器比率允许从例如27 MHz的参考输入频率生成零ppm时钟。CDCE906/CDCE706包括三个PLL，其中一个支持SSC（扩频时钟）。PLL1、PLL2和PLL3设计用于高达300 MHz的频率，并针对具有宽除法因子的零ppm应用进行了优化。PLL2还支持中心扩频和向下扩频谱时钟（SSC）。这是一种有效降低所选频率范围能量的可靠方法。电磁干扰（EMI）将显著降低。此外，可控制压摆率（SRC）的输出边沿可最小化EMI噪声。根据PLL频率和除法器设置，内部环路滤波器组件将自动调整，以实现PLL的高稳定性和优化的抖动传输特性。该设备支持非易失性EEPROM编程，便于定制应用。它预编程有工厂默认配置（见图2），并且可以在安装到PCB之前重新编程为不同的应用配置，或者通过系统内编程进行重新编程。不同的寄存器设置通过串行SMBus接口进行编程。两个自由可编程输入S0和S1可用于为每个应用控制最苛刻的逻辑控制设置（输出禁用为低电平、输出三态、电源关闭、PLL旁路等）。CDCE906/CDCE706有三个电源引脚，VCC、VCCOUT1和VCCOUT2。VCC是设备的电源，它由单个3.3 V电源电压供电。VCCOUT1和VCCOUT2是输出的电源引脚。VCCOUT1为输出Y0和Y1供电，VCCOUT2为输出Y2、Y3、Y4和Y5供电。两个输出电源可以在2.3 V至3.6 V之间。即使在1 V时输出也能工作。