DP8440VLJ-25

DP8440/41动态随机存取存储器（DRAM）控制器为动态随机存取存储器阵列与8位、16位、32位和64位微处理器之间提供了便捷的接口。DP8440/41 DRAM控制器可生成所有必要的控制和定时信号，以成功实现动态存储系统的接口设计。相较于其前代产品DP8420/21/22，DP8440/41有显著改进，适用于高性能存储系统。这些控制器支持快速页、静态列和半字节DRAM的页访问和突发访问。刷新和访问操作在芯片上进行仲裁。这些控制器可保证刷新期间的行地址选通（RAS）低电平时间和RAS预充电时间。每个RAS输出都有独立的预充电计数器，可避免在使用内存交叉存取时因预充电导致的连续访问延迟。可编程特性使DP8440/41 DRAM控制器具有足够的灵活性，可适配多种存储系统。

• 40 MHz和25 MHz工作频率
• 页检测
• 自动CPU突发访问
• 支持1/4/16/64 Mbit DRAM
• RAS、列地址选通（CAS）、写使能（WE）和Q输出的高电容驱动器
• 支持快速页、静态列和半字节模式DRAM
• 基于高精度锁相环（PLL）的延迟线
• DP8440上支持高达32位字长、DP8441上支持高达64位字长的字节使能
• 自动内部刷新
• 交错式仅RAS刷新
• 突发和列地址选通在前（CAS-before-RAS）刷新
• 刷新期间的错误清理
• 三态输出
• 易于与所有主流微处理器接口