54L96DM/B

这些移位寄存器由五个 R-S 主从触发器连接而成，用于执行二进制数据的并行到串行或串行到并行转换。由于所有触发器的输入和输出均可访问，因此可以执行并行输入/并行输出或串行输入/串行输出操作。通过在预置无效（低电平）时向清零输入施加低电平电压，所有触发器可同时设置为低输出电平。清零操作与时钟输入电平无关。可以通过结合使用清零输入和预置输入来并行加载寄存器。在将所有级清零至低输出电平后，将待加载的数据施加到各个预置输入（A、B、C、D 和 E），并向预置使能输入施加高电平加载脉冲。预置操作与清零操作一样，与时钟输入电平无关。信息在时钟脉冲的上升沿传输到输出端。在时钟输入波形的上升沿之前，必须在每个触发器的 R-S 输入处设置正确的信息。串行输入为第一个触发器提供此信息，而后续触发器的输出为其余 R-S 输入提供信息。时钟操作发生时，清零输入必须为高电平，预置或预置使能输入必须为低电平。

• 采用罗切斯特品牌的组件，使用从原始供应商购买的裸片/晶圆或根据原始 IP 重新制造的罗切斯特晶圆进行制造
• 经过原始工厂测试程序或罗切斯特开发的测试解决方案测试，保证产品符合或超过原始组件制造商的数据表
• 具备 ISO-9001 和 AS9120 认证

• N 位串行到并行转换器
• N 位并行到串行转换器
• N 位存储寄存器