温馨提醒：图片仅供参考，商品以实物为准

AS4C128M16D2A-25BANTR

2Gb DDR2同步动态随机存取存储器

SMT扩展库PCB免费打样

私有库下单最高享92折

品牌名称: Alliance Memory
商品型号: AS4C128M16D2A-25BANTR
商品编号: C17257110
商品封装: TFBGA-84(8x12.5)
包装方式: 编带
商品毛重: 0.38克(g)

商品参数

商品概述

2Gb DDR2是高速CMOS双数据速率二代（DDR2）同步动态随机存取存储器（SDRAM），具有16位宽数据输入输出接口，内部共有2048M位。其内部配置为8个存储体的DRAM，即8个存储体×16Mb地址×16个输入输出接口。

该器件设计符合DDR2 DRAM的关键特性，如带附加延迟的后置列地址选通（CAS#）、写延迟 = 读延迟 - 1、片外驱动器（OCD）阻抗调整和片上终端（ODT）。

所有控制和地址输入与一对外部提供的差分时钟同步。输入在差分时钟的交叉点（CK上升沿和CK#下降沿）锁存。所有输入输出接口与一对双向选通信号（DQS和DQS#）以源同步方式同步。地址总线用于以行地址选通（RAS#）、列地址选通（CAS#）复用方式传输行、列和存储体地址信息。访问从存储体激活命令的注册开始，然后是读或写命令。对DDR2 SDRAM的读写访问是4位或8位突发式的；访问从选定位置开始，并按编程顺序持续指定数量的位置。以交错方式操作四个存储体可使随机访问操作的速率高于标准DRAM。可以启用自动预充电功能，以在突发序列结束时启动自定时行预充电。根据突发长度、列地址选通延迟和器件速度等级，可实现连续无间隙的数据速率。

对DDR2 SDRAM的读写访问是突发式的；访问从选定位置开始，并按编程顺序持续四个或八个突发长度。访问从激活命令的注册开始，然后是读或写命令。与激活命令同时注册的地址位用于选择要访问的存储体和行（BA0 - BA2选择存储体；A0 - A13选择行）。与读或写命令同时注册的地址位用于选择突发访问的起始列位置，并确定是否要发出自动预充电命令。

在正常操作之前，必须对DDR2 SDRAM进行初始化。以下部分提供了有关器件初始化、寄存器定义、命令描述和器件操作的详细信息。

DDR2 SDRAM必须以预定义的方式上电和初始化。未按指定操作可能导致操作不确定。

上电和初始化需要以下步骤：

上电并尝试将时钟使能（CKE）保持在0.2×VDDQ以下，片上终端（ODT）处于低电平状态（所有其他输入可以不确定）。VDD电压上升时间从VDD从300mV上升到VDD最小值时起不得超过200ms；并且在VDD电压上升期间，|VDD - VDDQ| ≤ 0.3V。
- VDD、VDDL和VDDQ由单个电源转换器输出驱动，并且
- VTT限制在最大0.95V，并且
- VREF跟踪VDDQ / 2。或者
- 在VDDL之前或同时施加VDD。
- 在VDDQ之前或同时施加VDDL。
- 施加VDDQ

商品特性

符合JEDEC标准
JEDEC标准1.8V输入输出接口（与SSTL_18兼容）
符合AEC - Q100标准
电源：VDD和VDDQ = +1.8V ± 0.1V
工作温度：TC = -40 ~ 105°C（汽车级）
支持JEDEC时钟抖动规范
全同步操作
快速时钟速率：400MHz
差分时钟，CK和CK#
双向单/差分数据选通 - DQS和DQS#
8个内部存储体，可并发操作
4位预取架构
内部流水线架构
预充电和主动掉电
可编程模式和扩展模式寄存器
后置CAS#附加延迟（AL）：0、1、2、3、4、5、6
写延迟 = 读延迟 - 1个时钟周期
突发长度：4或8
突发类型：顺序/交错
延迟锁定环（DLL）启用/禁用
片外驱动器（OCD）
阻抗调整
可调数据输出驱动强度
片上终端（ODT）
符合RoHS标准
自动刷新和自刷新
不支持温度TC > 95°C时的自刷新功能
平均刷新周期：
- 8192个周期/64ms（在 - 40°C ≤ Tc ≤ +85°C时为7.8μs）
- 8192个周期/16ms（在 +85°C ≤ TC ≤ +105°C时为1.95μs）
84引脚8×12.5×1.2mm（最大）细间距球栅阵列（FBGA）封装
无铅和无卤素

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	DDR SDRAM
	存储器构架(格式)	DDR2 SDRAM
	时钟频率(fc)	400MHz
	存储容量	2Gbit
	工作电压	1.7V~1.9V

	属性	参数值
	工作电流	-
	刷新电流	-
	工作温度	-40℃~+105℃
	功能特性	自动预充电功能；动态片上端接；数据掩码功能