SI5348-E-EVB

Si5348将业界最小尺寸和最低功耗的网络同步时钟与无与伦比的频率合成灵活性和超低抖动相结合。它非常适合无线回传、IP无线电、小型和宏蜂窝无线通信系统以及需要传统和基于分组的网络同步的数据中心交换机。三个独立的DSPLLs™可单独配置为SyncE PLL、IEEE 1588 DCO或用于处理器/FPGA时钟的通用PLL。Si5348还可用于需要符合Stratum 3/3E标准的传统SETS系统。可选的数字控制振荡器（DCO）模式为1588（PTP）时钟控制应用提供高达1 ppt的精确时间调整。Si5348的独特设计允许TCXO/OCXO参考输入确定设备的频率精度和稳定性。Si5348可通过具有在线可编程非易失性存储器的串行接口进行编程，因此它始终以已知配置上电。使用ClockBuilder Pro™软件可轻松对Si5348进行编程，也提供工厂预编程设备。

• 单个单片IC中包含三个独立的DSPLL，支持灵活的SyncE/IEEE 1588和SETS架构
• 超低抖动，典型值为95 fs（12 kHz至20 MHz）
• 增强型无冲击切换，可最大程度减少输出相位瞬变
• 输入频率范围：外部晶体为48~54 MHz，REF时钟为5~250 MHz，差分时钟为8 kHz~750 MHz，LVCMOS时钟为8 kHz~250 MHz
• 输出频率范围：差分输出为1 PPS至718.5 MHz，LVCMOS输出为1 PPS至250 MHz
• 满足以下要求：ITU-T G.8262（SyncE）EEC选项1和2、ITU-T G.812类型III和IV、ITU-T G.813选项1、Telcordia GR-1244和GR-253（Stratum-3/3E）
• 每个DSPLL可从任何输入频率生成任何输出频率
• 每个DSPLL可独立进行动态频率调整
• 针对8 kHz、19.44 MHz、25 MHz和其他输入频率，增强型无冲击切换可最大程度减少输出相位瞬变
• 每个DSPLL上的引脚或软件可控DCO，典型分辨率为1 ppt/步
• TCXO/OCXO参考输入决定DSPLL的自由运行/保持精度和稳定性
• 每个DSPLL的可编程抖动衰减带宽为0.001 Hz至4 kHz
• 高度可配置的输出驱动器：LVDS、LVPECL、LVCMOS、HCSL、CML
• 核心电压：VDD为1.8 V ± 5%，VDDA为3.3 V ± 5%
• 独立的输出电源引脚：3.3 V、2.5 V或1.8 V
• 内置电源滤波
• 状态监控：LOS、OOF、LOL
• 串行接口：I²C或SPI（3线或4线）
• ClockBuilderTM Pro软件工具简化了设备配置
• 5个输入、7个输出、64引脚QFN封装
• 温度范围：–40至+85 ℃
• 无铅，符合RoHS-6标准

同步以太网（SyncE）ITU-T G.8262 EEC选项1和2、电信边界时钟（T-BC）（由ITU-T G.8273.2定义）、IEEE 1588（PTP）从时钟同步、Stratum 3/3E、G.812、G.813网络同步