DP8430V-33

DP8430V、31V、32V动态随机存取存储器（DRAM）控制器为动态随机存取存储器与所有8位、16位和32位系统之间提供了低成本的单芯片接口。DP8430V、31V、32V可为DRAM生成所有所需的访问控制信号时序。片上刷新请求时钟用于自动刷新DRAM阵列。刷新和访问操作在片上进行仲裁。如有必要，WAIT或DTACK输出会在系统访问周期（包括突发模式访问）中插入等待状态。通过插入等待状态，可确保刷新期间的行地址选通（RAS）低电平时间，以及刷新后和连续访问时的RAS预充电时间。每个RAS输出都有独立的片上预充电计数器，可用于内存交叉存取，避免因预充电导致连续访问延迟。DP8432V的一项额外特性是具备两个访问端口，简化了双访问操作。这些端口之间以及与刷新操作的仲裁均在片上完成。

• 片上高精度延迟线，确保关键的DRAM访问时序参数
• 采用微互补金属氧化物半导体（microCMOS）工艺，实现低功耗
• 片上具备用于RAS、列地址选通（CAS）、写使能（WE）和DRAM地址的高电容驱动器
• 片上支持半字节、页面和静态列DRAM
• 片上字节使能信号允许在高达32位的字长中进行字节写入，无需外部逻辑
• 可使用单一时钟源，最高工作频率达33 MHz
• 板载端口A、端口B（仅DP8432V）刷新仲裁逻辑
• 可直接与所有主流微处理器接口
• 4个RAS和4个CAS驱动器（RAS和CAS配置可编程）