本数据手册介绍了AD9513、AD9514和AD9515时钟分配集成电路的评估板。要正确使用评估板，请参考相应器件的最新数据手册，该手册可在亚德诺半导体（Analog Devices）网站www.analog.com/clocks上获取。
AD9513、AD9514和AD9515时钟集成电路在设计中提供多输出时钟分配，强调低抖动和低相位噪声，以最大化数据转换器的性能。其他对相位噪声和抖动要求苛刻的应用也能从这些器件中受益。
AD9513提供三个独立的时钟输出，可选择LVDS或CMOS电平。AD9514提供三个输出，其中两个是LVPECL输出，第三个可以设置为LVDS或CMOS。AD9515提供两个独立的时钟输出，一个为LVPECL，另一个可选择LVDS或CMOS电平。
LVPECL输出工作频率可达1.6 GHz，LVDS输出工作频率可达800 MHz，CMOS输出工作频率可达250 MHz。
每个输出都有一个可编程分频器，可以设置为除以1到32之间的整数。一个时钟输出相对于另一个时钟输出的相位通过分频器相位选择功能设置，该功能用作粗定时调整。
LVDS/CMOS输出具有一个延迟元件，有三个可选的满量程延迟值（1.8 ns、6.0 ns和11.6 ns），每个值都有16级精细调整。
AD9513/AD9514/AD9515时钟集成电路在操作或设置时不需要外部控制器。这些器件通过11个引脚（S0到S10）使用4电平逻辑进行编程，所需的逻辑电平由器件提供。
