温馨提醒：图片仅供参考，商品以实物为准

LAE3-35EA-6LFN672E

LAE3 35EA 6LFN672E

SMT扩展库PCB免费打样

私有库下单最高享92折

品牌名称: LATTICE(莱迪思)
商品型号: LAE3-35EA-6LFN672E
商品编号: C1552546
商品封装: FPBGA-672
包装方式: 托盘
商品毛重: 0.001克(g)

商品参数

	属性	参数值
	逻辑阵列块数量	4125
	内嵌式块RAM(eRAM)	1358848bit
	工作温度	-40℃~+125℃
	功能特性	支持多版本位流回退功能；支持AES加密

商品概述

LA-LatticeECP3汽车FPGA器件经过优化，可在经济高效的FPGA架构中提供高性能特性，如增强的DSP架构、高速SERDES和高速源同步接口。这种组合通过器件架构的改进和65nm技术的应用得以实现，使这些器件适用于高产量、高速、低成本的应用。 LA-LatticeECP3器件系列将查找表（LUT）容量扩展到35K个逻辑单元，并支持多达310个用户I/O。该系列还提供多达64个18x18乘法器和广泛的并行I/O标准。 LA-LatticeECP3 FPGA架构在设计时考虑了高性能和低成本。LA-LatticeECP3器件采用可重构SRAM逻辑技术，并提供常用的构建模块，如基于LUT的逻辑、分布式和嵌入式存储器、锁相环（PLL）、延迟锁定环（DLL）、预设计的源同步I/O支持、增强的sysDSP切片和高级配置支持，包括加密和双启动功能。 LA-LatticeECP3器件系列中实现的预设计源同步逻辑支持广泛的接口标准，包括DDR3、XGMII和7:1 LVDS。 LA-LatticeECP3器件系列还具有带有专用PCS功能的高速SERDES。高抖动容限和低发送抖动使SERDES加PCS模块能够配置为支持一系列流行的数据协议，包括PCI Express、SMPTE、以太网（XAUI、GbE和SGMII）和CPRI。发送预加重和接收均衡设置使SERDES适用于各种媒体形式的传输和接收。 LA-LatticeECP3器件还提供灵活、可靠和安全的配置选项，如双启动功能、比特流加密和TransFR现场升级功能。 Lattice Diamond设计软件允许使用LA-LatticeECP3 FPGA系列高效实现大型复杂设计。LA-LatticeECP3的综合库支持适用于流行的逻辑综合工具。Diamond工具使用综合工具的输出以及其布局规划工具的约束条件，在LA-LatticeECP3器件中进行设计的布局和布线。这些工具从布线中提取时序信息，并将其反向标注到设计中进行时序验证。 Lattice为LA-LatticeECP3系列提供了许多预设计的IP（知识产权）模块。通过将这些可配置的软核IP作为标准化模块使用，设计人员可以专注于其设计的独特方面，从而提高工作效率。

商品特性

通过AEC-Q100测试和认证
更高的逻辑密度，可提高系统集成度
- 多达35K个LUT
- 116至310个I/O
嵌入式SERDES
- 通用8b10b、10位SERDES和8位SERDES模式下，速率为150 Mbps至3.2 Gbps
- 所有其他协议下，每个通道的数据速率为230 Mbps至3.2 Gbps
- 每个器件最多4个通道：PCI Express、SONET/SDH、以太网（1GbE、SGMII、XAUI）、CPRI、SMPTE 3G和Serial RapidIO
sysDSP
- 完全可级联的切片架构
- 12至32个切片，用于高性能乘法和累加
- 强大的54位ALU操作
- 时分复用MAC共享
- 舍入和截断
- 每个切片支持：
  - 半个36×36、两个18x18或四个9x9乘法器
  - 高级18x36 MAC和18x18乘法-乘法-累加（MMAC）操作
灵活的内存资源
- 多达1.33Mbits的sysMEM嵌入式块RAM（EBR）
- 36K至68K位的分布式RAM
sysCLOCK模拟PLL和DLL
- 每个器件有两个DLL和多达四个PLL
预设计的源同步I/O
- I/O单元中的DDR寄存器
- 专用读写电平调整功能
- 专用齿轮逻辑
- 源同步标准支持：
  - ADC/DAC、7:1 LVDS、XGMII
  - 高速ADC/DAC设备
- 支持DQS的专用DDR/DDR2/DDR3存储器
- 输出端可选的符号间干扰（ISI）校正
可编程sysI/O缓冲器支持广泛的接口
- 片上终端
- 输入端可选的均衡滤波器
- LVTTL和LVCMOS 33/25/18/15/12
- SSTL 33/25/18/15 I、II
- HSTL15 I和HSTL18 I、II
- PCI和差分HSTL、SSTL
- LVDS、Bus-LVDS、LVPECL、RSDS、MLVDS
灵活的器件配置
- 用于配置I/O的专用银行
- SPI启动闪存接口
- 支持双启动映像
- 从SPI
- 用于简单现场更新的TransFR I/O
- 嵌入式软错误检测宏
系统级支持
- 符合IEEE 1149.1和IEEE 1532标准
- Reveal逻辑分析仪
- ORCAstra FPGA配置实用程序
- 用于初始化和一般用途的片上振荡器
- 1.2V核心电源

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	可编程逻辑器件(CPLD/FPGA)
	类型	-
	工作电压(VCCIO)	-
	逻辑单元数	33000