TSB12LV01BPZT

TSB12LV01B 是一种符合 IEEE 1394-1995 标准的高速串行总线链路层控制器，可轻松集成到子系统中。TSB12LV01B 提供了一个高性能的 IEEE 1394-1995 接口，能够在 32 位主机总线、1394 PHY-link 接口和连接到本地总线接口的外部设备之间传输数据。1394 PHY-link 接口提供了与 1394 物理层 (PHY) 设备的连接，并由链路层控制器 (LLC) 支持。LLC 提供在 FIFO 和 PHY-link 接口之间以 100 Mbits/s、200 Mbits/s 和 400 Mbits/s 的速率发送和接收 1394 数据包的控制。TSB12LV01B 能够正确格式地发送和接收 1394 数据包，并生成和检查 32 位循环冗余校验 (CRC)。TSB12LV01B 可以作为周期主控，并支持在两个通道上接收等时数据。TSB12LV01B 具有一个通用的 32 位主机总线接口，可以连接大多数 32 位主机。LLC 还提供从物理层设备接收状态的能力，并允许应用程序软件访问物理层控制和状态寄存器。内部提供了 2K 字节的内存，可以配置为多个可变大小的 FIFO，从而消除了对外部 FIFO 的需求。用户可以分别配置 FIFO 来支持一般的 1394 接收、异步传输和等时传输操作。这些功能通过适当调整通用接收 FIFO (GRF)、异步传输 FIFO (ATF) 和等时传输 FIFO (ITF) 的大小来实现。

TSB12LV01B 是 TSB12LV01A 的修订版，具有功能增强和修正。它与 TSB12LV01A 引脚兼容，但有以下限制。它还与软件兼容，具有以下扩展。

所有针对 TSB12LV01A 的勘误表项目都已修复，并且进行了以下功能增强：新增了两个内部寄存器，地址分别为 40h 和 44h。分别是 40h 处的主机总线控制寄存器和 44h 处的多路复用控制寄存器。新增了三个可编程的通用输出引脚。还进行了几个引脚更改。请参阅 TSB12LV01A 到 TSB12LV01B 过渡文档，TI 文献编号 SLLA081，日期为 2000 年 5 月。

然而，TSB12LV01B 有三个在 TSB12LV01A 中不存在的限制：TSB12LV01B 只能在主机接口时钟 (BCLK) 的占空比距离 50-50 点不超过 5%（即占空比必须在 45-55% 之间）的情况下以 50 MHz 工作。对于 47 MHz 或更低的主机时钟频率，40-60% 占空比的时钟是可以接受的。TSB12LV01B 在 PHY-link 接口上没有总线保持单元。由于移除了总线保持单元，ISO 引脚（引脚 69）在 TSB12LV01B 上被替换为 Vcc 引脚。